| 摘要 | 第1-3页 |
| Abstract | 第3-6页 |
| 1 绪论 | 第6-11页 |
| ·引言 | 第6-7页 |
| ·频率合成技术的发展过程 | 第7-8页 |
| ·频率合成技术的近况与展望 | 第8-10页 |
| ·论文的主要研究工作 | 第10-11页 |
| 2 直接数字频率合成技术简介 | 第11-30页 |
| ·引言 | 第11-12页 |
| ·DDS的基本原理 | 第12-15页 |
| ·DDS的理论基础和基本结构 | 第12-13页 |
| ·DDS的原理 | 第13-15页 |
| ·DDS的结构 | 第15-16页 |
| ·相位累加器 | 第15-16页 |
| ·正弦查询表ROM | 第16页 |
| ·数模转换器DAC | 第16页 |
| ·DDS的数学综合 | 第16-18页 |
| ·理想的DDS输出频谱 | 第18-20页 |
| ·DDS实际输出频谱杂散来源 | 第20-29页 |
| ·DDS的相位误差序列 | 第22-24页 |
| ·相位截断对DDS输出频谱的影响 | 第24-25页 |
| ·幅度量化对DDS输出频谱的影响 | 第25-28页 |
| ·DAC的非线性误差 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 3 AD9854简介及硬件电路设计 | 第30-37页 |
| ·AD9854简介 | 第30页 |
| ·电路设计及测试结果 | 第30-36页 |
| ·本章小结 | 第36-37页 |
| 4 锁相频率合成器简介 | 第37-44页 |
| ·引言 | 第37页 |
| ·锁相环(PLL)的结构及基本原理 | 第37-39页 |
| ·鉴相器(PD) | 第37-38页 |
| ·环路滤波器(LPF) | 第38页 |
| ·压控振荡器(VCO) | 第38-39页 |
| ·锁相环路的相位模型和动态方程 | 第39-41页 |
| ·锁相环路主要特性分析 | 第41-43页 |
| ·锁相环路的跟踪性能分析 | 第41页 |
| ·锁相环路的捕捉性能分析 | 第41-42页 |
| ·锁相环路的嗓声性能分析 | 第42-43页 |
| ·本章小结 | 第43-44页 |
| 5 ADF4106简介及其硬件电路的设计 | 第44-51页 |
| ·锁相环芯片ADF4106简介 | 第44页 |
| ·锁相环ADF4106的仿真 | 第44-50页 |
| ·本章小结 | 第50-51页 |
| 6 DDS+PLL捷变源的实现 | 第51-56页 |
| ·DDS+PLL频率合成概述 | 第51-52页 |
| ·采用DDS+PLL的捷变源的几种方案及其可行性论证 | 第52-53页 |
| ·DDS与PLL混频输出方案 | 第52页 |
| ·DDS激励PLL的锁相倍频方案 | 第52-53页 |
| ·采用DDS激励PLL捷变源硬件电路设计 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 7 结论 | 第56-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |