| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 绪论 | 第7-23页 |
| 1．1 数字信号处理器(DSP)应用领域 | 第7-9页 |
| 1．1．1 一般应用领域 | 第7-8页 |
| 1．1．2 热点应用领域 | 第8-9页 |
| 1．2 DSP处理器的发展历程 | 第9-10页 |
| 1．3 当前DSP处理器的优缺点和本文研究的意义 | 第10-16页 |
| 1．3．1 高端DSP处理器优缺点 | 第10-12页 |
| 1．3．2 中低端DSP处理器优缺点 | 第12-13页 |
| 1．3．3 本文的研究出发点和意义 | 第13-14页 |
| 1．3．4 本文数字信号处理器设计研究的目标和手段 | 第14-16页 |
| 1．4 本文研究要点 | 第16-19页 |
| 本章小结 | 第19-20页 |
| 参考文献 | 第20-23页 |
| 第二章 局部同质的异质体系结构设计研究 | 第23-40页 |
| 2．1 异质DSPvs同质RISC体系结构 | 第23-25页 |
| 2．2 基于RISC同质的异质增强结构 | 第25-26页 |
| 2．3 基于部分同质的异质DSP体系结构 | 第26-37页 |
| 2．3．1 指令长度选择和优化规则 | 第27-28页 |
| 2．3．2 指令操作码的优化 | 第28-29页 |
| 2．3．3 操作数码的优化和局部类RISC同质寄存器组结构 | 第29-31页 |
| 2．3．4 扩展RISC LOAD／STORE结构和二维寻址机制 | 第31-33页 |
| 2．3．5 指令级并行优化设计 | 第33-37页 |
| 本章小结 | 第37-38页 |
| 参考文献 | 第38-40页 |
| 第三章 相关性消除与片内外数据交换机制研究 | 第40-61页 |
| 3．1 消除数据和控制相关性优化设计 | 第40-47页 |
| 3．1．1 类RISC流水线设计 | 第40-43页 |
| 3．1．2 EX级流水线扩展结构 | 第43页 |
| 3．1．3 流水线最终结构和功能划分 | 第43-44页 |
| 3．1．4 基于旁路机制的数据和控制相关性消除设计 | 第44-46页 |
| 3．1．5 基于流水线状态机的数据和控制相关性消除设计 | 第46-47页 |
| 3．2 消除结构相关性优化设计 | 第47-49页 |
| 3．3 处理器的吞吐率优化设计 | 第49-58页 |
| 3．3．1 DMA协处理单元设计 | 第49-53页 |
| 3．3．2 DMA协处理单元设计改进 | 第53-56页 |
| 3．3．3 灵活模式DMA传输设计 | 第56-58页 |
| 本章小结 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 第四章 乘累加器MAC设计的研究 | 第61-81页 |
| 4．1 现有MAC设计改进方法缺点 | 第61-62页 |
| 4．2 MAC的时延、门数限制条件 | 第62页 |
| 4．3 MAC通用设计方法的研究 | 第62-78页 |
| 4．3．1 多模式算法最小并集的界定 | 第63-64页 |
| 4．3．2 BOOTH编码及部分积产生 | 第64-66页 |
| 4．3．3 Wallace树型加法 | 第66-72页 |
| 4．3．4 舍入运算前置处理技术 | 第72-76页 |
| 4．3．5 MAC与DSP流水线的匹配 | 第76-77页 |
| 4．3．6 40位累加(accumulator) | 第77页 |
| 4．3．7 MAC结果产生 | 第77-78页 |
| 4．4 实验结果对比和结论 | 第78-79页 |
| 本章小结 | 第79-80页 |
| 参考文献 | 第80-81页 |
| 第五章 局部同质的异质系统软硬件协同仿真验证设计 | 第81-101页 |
| 5．1 软硬件协同仿真验证系统模型 | 第81-84页 |
| 5．2 基于PC机的C语言仿真验证子系统设计 | 第84-89页 |
| 5．2．1 C语言仿真验证子系统编译器设计 | 第84-86页 |
| 5．2．2 C语言仿真验证子系统汇编器设计 | 第86-87页 |
| 5．2．3 C语言仿真验证子系统指令集仿真器设计 | 第87-89页 |
| 5．3 基于虚拟机的HDL语言仿真验证子系统 | 第89-92页 |
| 5．3．1 验证环节设计 | 第90-92页 |
| 5．3．2 仿真环节设计 | 第92页 |
| 5．4 基于硬件的FPGA仿真验证子系统 | 第92-97页 |
| 5．4．1 FPGA模块设计 | 第93-95页 |
| 5．4．2 在线仿真模块(ICE)设计 | 第95页 |
| 5．4．3 MD16的FPGA实现 | 第95-97页 |
| 5．4 系统设计的关联反馈子系统 | 第97页 |
| 5．5 协同仿真验证后的MD16处理器性能指标 | 第97-99页 |
| 本章小结 | 第99-100页 |
| 参考文献 | 第100-101页 |
| 作者攻读博士期间发表的论文 | 第101页 |
| 作者攻读博士期间参加的科研工作 | 第101-102页 |
| 致谢 | 第102页 |
