| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第6-8页 |
| 1． 引言 | 第8-15页 |
| 1．1 扩频通信技术的产生和发展 | 第8-10页 |
| 1．1．1 技术背景 | 第8页 |
| 1．1．2 扩频通信的由来 | 第8-9页 |
| 1．1．3 扩频通信的发展和应用 | 第9-10页 |
| 1．2 扩频通信的基本理论和优势 | 第10-13页 |
| 1．2．1 从信息论角度看扩频通信 | 第10页 |
| 1．2．2 扩频通信的分类 | 第10-11页 |
| 1．2．3 扩频通信频段 | 第11页 |
| 1．2．4 伪码扩频通信技术的诸多优点 | 第11-13页 |
| 1．3 本论文的主要研究内容 | 第13-15页 |
| 1．3．1 本论文的研究意义 | 第13页 |
| 1．3．2 本论文的研究内容 | 第13-15页 |
| 2． 直接序列扩谱系统中的PN码的同步问题 | 第15-19页 |
| 2．1 概述 | 第15页 |
| 2．2 扩频通信中PN码的捕获方法 | 第15-17页 |
| 2．3 大步进快速捕获法的原理 | 第17-19页 |
| 3． 大步进快速捕获延迟锁定环捕获性能分析 | 第19-31页 |
| 3．1 平均捕获时间和捕获方差计算 | 第19-22页 |
| 3．2 虚警概率PF和检测概率PD计算 | 第22-31页 |
| 4． 大步进延迟锁定环路主要电路设计及其关键部件的集成化和数字化 | 第31-42页 |
| 4．1 大步进快速捕获延迟锁定环模拟部分主要电路的设计 | 第31-36页 |
| 4．1．1 乘法相关器的集成化设计 | 第31-32页 |
| 4．1．2 多路比较判决电路和开关网络的集成化设计 | 第32-34页 |
| 4．1．3 压控震荡器 | 第34-36页 |
| 4．2 大步进快速捕获延迟锁定环关键部件的数字化设计 | 第36-41页 |
| 4．2．1 可编程逻辑技术的发展 | 第36-37页 |
| 4．2．2 CPLD在大步进延迟锁定环中的应用 | 第37页 |
| 4．2．3 PN码发生器的数字化设计 | 第37-38页 |
| 4．2．4 大步进逻辑的数字化设计 | 第38-41页 |
| 4．3 本章小结 | 第41-42页 |
| 5． 实验结果 | 第42-44页 |
| 结论 | 第44-45页 |
| 致谢 | 第45-46页 |
| 参考文献 | 第46-47页 |
