AES加密算法及其错误检测的硬件实现
| 摘要 | 第1-4页 |
| Abstract | 第4-10页 |
| 第一章 引言 | 第10-16页 |
| ·课题研究背景 | 第10-12页 |
| ·数据加密标准的发展 | 第10页 |
| ·FPGA的特点 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·研究意义及目的 | 第12-13页 |
| ·论文的工作内容 | 第13-14页 |
| ·论文的组织结构 | 第14-16页 |
| 第二章 密码学概要 | 第16-26页 |
| ·网络信息保密的意义 | 第16页 |
| ·密码学相关概念 | 第16页 |
| ·密码系统 | 第16-18页 |
| ·密码系统的定义 | 第16-17页 |
| ·密码系统安全的条件 | 第17-18页 |
| ·密码系统的分类 | 第18页 |
| ·网络安全模型 | 第18-19页 |
| ·密码体制 | 第19-21页 |
| ·对称密码体制 | 第19-20页 |
| ·非对称密码体制 | 第20-21页 |
| ·密钥管理 | 第21-24页 |
| ·密钥的生成与安全存储 | 第21-22页 |
| ·密钥的生成 | 第21-22页 |
| ·密钥的安全存储 | 第22页 |
| ·密钥的协商与分发 | 第22-24页 |
| ·秘密密钥的分发 | 第23页 |
| ·公开密钥的分发 | 第23-24页 |
| ·关于AES | 第24-26页 |
| 第三章 AES加密算法 | 第26-34页 |
| ·AES介绍 | 第26-27页 |
| ·AES算法说明 | 第27-31页 |
| ·状态、密钥和轮数 | 第27-28页 |
| ·轮函数 | 第28-31页 |
| ·字节代换(SubBytes) | 第28-29页 |
| ·行移位(ShiftRows) | 第29-30页 |
| ·列混合(MixColumns) | 第30-31页 |
| ·密钥加(AddRoundKey) | 第31页 |
| ·密钥编排 | 第31-33页 |
| ·算法性能解析 | 第33-34页 |
| 第四章 差错控制编码 | 第34-41页 |
| ·差错控制的基本概念 | 第34页 |
| ·线性分组码 | 第34-36页 |
| ·循环码 | 第36-37页 |
| ·循环冗余校验(CRC)码 | 第37-41页 |
| ·CRC的分类 | 第37-38页 |
| ·CRC的原理简介 | 第38-41页 |
| ·CRC生成基本理论 | 第38-39页 |
| ·CRC产生的操作过程 | 第39-40页 |
| ·CRC检验基本理论 | 第40-41页 |
| 第五章 开发环境介绍 | 第41-51页 |
| ·系统开发环境 | 第41-45页 |
| ·硬件开发平台 | 第41-42页 |
| ·软件开发工具 | 第42-45页 |
| ·硬件描述语言HDL | 第45-49页 |
| ·VHDL | 第46页 |
| ·Verilog HDL | 第46-49页 |
| ·两种语言的比较 | 第49页 |
| ·仿真的概念与ModelSim仿真工具 | 第49-51页 |
| ·仿真简介 | 第49-50页 |
| ·ModelSim仿真工具 | 第50-51页 |
| 第六章 高级加密标准的FPGA设计 | 第51-63页 |
| ·AES加解密系统的实现方式 | 第51页 |
| ·总体设计方案 | 第51-52页 |
| ·AES加解密系统的基本结构 | 第52-55页 |
| ·AES加密模块结构 | 第54页 |
| ·AES解密模块结构 | 第54-55页 |
| ·AES加解密结构设计 | 第55-63页 |
| ·AES加密结构设计 | 第55-58页 |
| ·AES加密结构设计性能分析 | 第58-59页 |
| ·AES解密结构设计 | 第59-61页 |
| ·AES解密结构设计性能分析 | 第61-63页 |
| 第七章 CRC算法的FPGA设计 | 第63-68页 |
| ·比特型算法 | 第63页 |
| ·比特型算法的仿真 | 第63页 |
| ·查表型算法 | 第63-64页 |
| ·查表型算法的仿真 | 第64页 |
| ·并行数据算法 | 第64-65页 |
| ·并行算法的仿真 | 第65-68页 |
| 第八章 总结 | 第68-69页 |
| ·结论 | 第68页 |
| ·展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 附录 攻读硕士学位期间完成的主要论文 | 第73页 |
