基于FPGA的高速误码测试系统硬件电路设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题研究的背景 | 第9-10页 |
| ·高速误码测试系统的研究目的和意义 | 第10-11页 |
| ·课题来源与主要完成的工作 | 第11-13页 |
| 第2章 高速误码测试系统的整体构架和方案设计 | 第13-19页 |
| ·高速误码测试系统的系统构成 | 第13-14页 |
| ·高速误码测试系统整体方案的制定 | 第14-17页 |
| ·高速误码测试系统的工作原理和功能实现 | 第14页 |
| ·硬件电路设计方案选择 | 第14-17页 |
| ·本章小结 | 第17-19页 |
| 第3章 高速误码测试系统硬件电路设计 | 第19-37页 |
| ·高速误码仪电源系统设计 | 第19-29页 |
| ·高速误码测试系统电源设计 | 第19-22页 |
| ·电源系统电路设计 | 第22-25页 |
| ·高速误码测试系统的电源滤波 | 第25-29页 |
| ·时钟系统的设计 | 第29-33页 |
| ·误码测试系统时钟系统 | 第30-32页 |
| ·时钟分配系统的分析和实现 | 第32-33页 |
| ·通信接口的设计 | 第33页 |
| ·高速误码测试系统指示和控制模块 | 第33-34页 |
| ·高速串行收发器 | 第34-35页 |
| ·FPGA模式配置部分的分析 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第4章 误码测试系统PCB设计与仿真分析 | 第37-54页 |
| ·误码测试系统高速PCB设计 | 第37-45页 |
| ·PCB的叠层设计 | 第38-40页 |
| ·PCB阻抗控制设计 | 第40-41页 |
| ·电路环流分析 | 第41-42页 |
| ·端接电路设计 | 第42-45页 |
| ·高速误码测试系统完整性仿真分析 | 第45-49页 |
| ·信号完整性仿真 | 第45-47页 |
| ·电源完整性仿真 | 第47-49页 |
| ·小结 | 第49页 |
| ·系统抖动因素和分析 | 第49-53页 |
| ·抖动的定义 | 第49-50页 |
| ·高速误码测试系统系统的抖动优化 | 第50页 |
| ·高速误码测试系统抖动的优化措施 | 第50-53页 |
| ·本章小结 | 第53-54页 |
| 第5章 总结与展望 | 第54-57页 |
| ·课题研究的内容 | 第54-55页 |
| ·拓展性分析 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-61页 |
| 附录1 攻读硕士学位期间发表的论文 | 第61-62页 |
| 附录2 高速误码仪实物图 | 第62页 |
