| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景及研究意义 | 第9-10页 |
| 1.2 研究现状 | 第10-11页 |
| 1.3 论文主要内容与结构安排 | 第11-13页 |
| 第二章 AXI总线与SOC概述 | 第13-25页 |
| 2.1 AXI总线产生背景 | 第13-14页 |
| 2.2 AXI总线基本架构 | 第14-19页 |
| 2.2.1 AXI总线通道结构 | 第14-15页 |
| 2.2.2 AXI总线通道接口信号描述 | 第15-17页 |
| 2.2.3 AXI总线基本读写操作 | 第17-19页 |
| 2.2.4 AXI总线通道握手协议 | 第19页 |
| 2.3 基于AXI总线的SOC体系架构研究 | 第19-24页 |
| 2.3.1 SOC系统设计流程 | 第20-21页 |
| 2.3.2 AXI总线协议特性和应用分析 | 第21页 |
| 2.3.3 SOC系统总线架构和性能参数 | 第21-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第三章 G.729语音压缩算法总体验证方案设计 | 第25-31页 |
| 3.1 硬件平台简介 | 第25-26页 |
| 3.2 设计需求分析 | 第26页 |
| 3.3 G.729压缩算法SOC验证方案和模块划分 | 第26-30页 |
| 3.3.1 语音压缩算法SOC设计方案 | 第26-27页 |
| 3.3.2 系统架构设计中的考虑 | 第27-28页 |
| 3.3.3 硬件模块划分 | 第28-30页 |
| 3.4 本章小结 | 第30-31页 |
| 第四章 G.729语音编解码接口模块逻辑设计 | 第31-57页 |
| 4.1 音频接收模块设计与实现 | 第31-45页 |
| 4.1.1 音频接口的串并转换 | 第31-33页 |
| 4.1.2 128话音通道解复用 | 第33-37页 |
| 4.1.3 A Law压缩解码 | 第37-40页 |
| 4.1.4 AXI写通道接口转换 | 第40-45页 |
| 4.2 音频发送模块设计与实现 | 第45-51页 |
| 4.2.1 AXI读通道接口转换 | 第46-48页 |
| 4.2.2 A Law压缩编码 | 第48-50页 |
| 4.2.3 128话音通道的复用 | 第50页 |
| 4.2.4 音频接口的并串转换 | 第50-51页 |
| 4.3 数据存储与DDR通信 | 第51-56页 |
| 4.3.1 DDR Controller IP核定制 | 第52-54页 |
| 4.3.2 128话音通道地址控制模块设计 | 第54-56页 |
| 4.4 本章小结 | 第56-57页 |
| 第五章 功能仿真与FPGA验证 | 第57-73页 |
| 5.1 软硬件环境 | 第57页 |
| 5.2 功能仿真 | 第57-68页 |
| 5.2.1 测试平台搭建 | 第58页 |
| 5.2.2 模块功能仿真 | 第58-66页 |
| 5.2.3 系统功能仿真 | 第66-68页 |
| 5.3 综合与FPGA验证 | 第68-71页 |
| 本章小结 | 第71-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 工作总结 | 第73页 |
| 下一步工作方向 | 第73-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 攻读硕士学位期间己发表论文 | 第79页 |