| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 引言 | 第9-10页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题背景 | 第10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 数据采集系统概述 | 第10-11页 |
| 1.2.2 国外数据采集系统产品及技术参数 | 第11页 |
| 1.2.3 国内先进数据采集系统产品及技术指标 | 第11-12页 |
| 1.3 本论文的主要内容以及结构安排 | 第12-14页 |
| 第2章 数据采集性能测试与采集模式 | 第14-23页 |
| 2.1 现场可编程逻辑门阵列 | 第14-16页 |
| 2.1.1 FPGA概述 | 第14页 |
| 2.1.2 FPGA的设计流程 | 第14-15页 |
| 2.1.3 Xilinx开发软件 | 第15-16页 |
| 2.2 ADC性能测试 | 第16-20页 |
| 2.2.1 ADC性能指标 | 第16-18页 |
| 2.2.2 ADC性能指标测试方法 | 第18-19页 |
| 2.2.3 ADC性能参数测试平台 | 第19-20页 |
| 2.3 采集模式 | 第20-21页 |
| 2.3.1 环形采集方式 | 第20页 |
| 2.3.2 FIFO采集方式 | 第20-21页 |
| 2.3.3 多次触发采集方式 | 第21页 |
| 2.4 本章小结 | 第21-23页 |
| 第3章 采集系统总体方案 | 第23-27页 |
| 3.1 采集系统技术原理 | 第23-24页 |
| 3.2 采集系统论文背景 | 第24页 |
| 3.3 论文主要内容 | 第24-26页 |
| 3.4 本章小结 | 第26-27页 |
| 第4章 硬件电路设计 | 第27-44页 |
| 4.1 电源系统 | 第27页 |
| 4.2 超低抖动时钟产生电路设计 | 第27-33页 |
| 4.2.1 时钟抖动产生的原因 | 第28-29页 |
| 4.2.2 时钟抖动对ADC性能的影响 | 第29-31页 |
| 4.2.3 抑制时钟抖动的方法 | 第31-33页 |
| 4.2.4 本系统时钟产生电路设计 | 第33页 |
| 4.3 模数转换器电路 | 第33-37页 |
| 4.3.1 ADC结构 | 第33-34页 |
| 4.3.2 并行比较型ADC | 第34-35页 |
| 4.3.3 半闪烁式ADC | 第35-36页 |
| 4.3.4 流水线型ADC | 第36-37页 |
| 4.3.5 本系统模数转换器电路设计 | 第37页 |
| 4.4 SDRAM高速存储电路设计 | 第37-40页 |
| 4.4.1 DRAM、SDRAM和SRAM的区别 | 第38-39页 |
| 4.4.2 本系统存储电路设计 | 第39-40页 |
| 4.5 PCI模块电路 | 第40-43页 |
| 4.5.1 PCI总线的特性 | 第41-42页 |
| 4.5.2 PCI接.工作模式 | 第42页 |
| 4.5.3 采集系统PCI电路设计 | 第42-43页 |
| 4.6 本章小结 | 第43-44页 |
| 第5章 FPGA逻辑设计 | 第44-57页 |
| 5.1 Kintex-7 系列FPGA介绍 | 第44页 |
| 5.2 FPGA的开发语言 | 第44-45页 |
| 5.3 Xilinx Virtex系列常用模块 | 第45-46页 |
| 5.3.1 时钟原语模块 | 第45-46页 |
| 5.3.2 前端高速原语模块 | 第46页 |
| 5.4 总体逻辑设计 | 第46-47页 |
| 5.5 ADC接.模块 | 第47-51页 |
| 5.5.1 高速ADC逻辑接.设计技术难点 | 第48页 |
| 5.5.2 前端逻辑接.设计 | 第48-51页 |
| 5.6 DDR控制模块 | 第51-54页 |
| 5.6.1 DDR功能介绍 | 第51-52页 |
| 5.6.2 DDR逻辑详细设计 | 第52-54页 |
| 5.7 PCI传输模块 | 第54-55页 |
| 5.7.1 PCI传输模块功能介绍 | 第54-55页 |
| 5.7.2 PCI传输模块详细设计 | 第55页 |
| 5.8 本章小结 | 第55-57页 |
| 第6章 上位机软件设计 | 第57-65页 |
| 6.1 基于windows平台的PCI软件体系架构 | 第57-58页 |
| 6.1.1 硬件层 | 第57-58页 |
| 6.1.2 系统层 | 第58页 |
| 6.1.3 应用层 | 第58页 |
| 6.2 API函数开发 | 第58-59页 |
| 6.3 上位机软件设计 | 第59-60页 |
| 6.4 系统测试 | 第60-64页 |
| 6.4.1 IODELAY动态自校准结果 | 第61-62页 |
| 6.4.2 系统性能测试 | 第62-64页 |
| 6.5 本章小结 | 第64-65页 |
| 结论 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 致谢 | 第69-70页 |
| 导师简介 | 第70-71页 |
| 作者简介 | 第71-72页 |
| 学位论文数据集 | 第72页 |