基于分层架构的巡检图像高速采集处理系统研发
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 绪论 | 第9-14页 |
| 1.1 研究背景及意义 | 第9-10页 |
| 1.2 巡检图像采集处理系统研究现状 | 第10-13页 |
| 1.3 主要研究内容及整体结构安排 | 第13-14页 |
| 1.3.1 主要研究内容 | 第13页 |
| 1.3.2 论文结构安排 | 第13-14页 |
| 第2章 巡检图像采集处理系统设计 | 第14-29页 |
| 2.1 系统总体设计框架及分层架构 | 第16-19页 |
| 2.2 图像采集模块设计 | 第19-21页 |
| 2.3 SDRAM存储模块硬件设计 | 第21-24页 |
| 2.4 VGA模块设计 | 第24-25页 |
| 2.5 FPGA核心控制模块设计 | 第25-27页 |
| 2.6 下载接口设计及电源模块设计 | 第27-28页 |
| 2.7 系统硬件设计以及抗干扰性设计 | 第28页 |
| 2.8 本章小结 | 第28-29页 |
| 第3章 巡检图像采集处理系统控制模块程序设计 | 第29-47页 |
| 3.1 CMOS图像采集控制模块时序设计 | 第29-31页 |
| 3.2 Bayer格式转换RGB格式的模块设计 | 第31-35页 |
| 3.3 SDRAM控制模块设计 | 第35-39页 |
| 3.3.1 SDRAM模块基本操作 | 第35-37页 |
| 3.3.2 SDRAM控制器的FPGA实现 | 第37-39页 |
| 3.4 FPGA图像处理模块设计 | 第39-44页 |
| 3.4.1 巡检图像二值化处理 | 第41-42页 |
| 3.4.2 巡检图像膨胀腐蚀处理 | 第42-44页 |
| 3.4.3 绝缘子轮廓标示 | 第44页 |
| 3.5 VGA控制模块时序 | 第44-46页 |
| 3.6 本章小结 | 第46-47页 |
| 第4章 试验结果 | 第47-51页 |
| 4.1 整个系统资源测试 | 第47-48页 |
| 4.2 系统图像采集处理测试 | 第48-50页 |
| 4.3 本章小结 | 第50-51页 |
| 第5章 工作总结与展望 | 第51-53页 |
| 5.1 研究工作总结 | 第51页 |
| 5.2 研究展望 | 第51-53页 |
| 参考文献 | 第53-56页 |
| 攻读硕士学位期间发表论文及其他成果 | 第56-57页 |
| 致谢 | 第57页 |
