| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景和意义 | 第15-16页 |
| 1.2 国内外研究现状和发展 | 第16-18页 |
| 1.3 本文的主要工作 | 第18-19页 |
| 第二章 阵列雷达回波模拟器的理论依据 | 第19-29页 |
| 2.1 引言 | 第19页 |
| 2.2 阵列雷达的特点 | 第19-21页 |
| 2.3 阵列雷达的基本原理 | 第21-23页 |
| 2.3.1 信号形式 | 第21-22页 |
| 2.3.2 阵列雷达的工作方式 | 第22-23页 |
| 2.4 多通道数据的产生原理 | 第23-27页 |
| 2.5 本章小结 | 第27-29页 |
| 第三章 系统的硬件设计 | 第29-39页 |
| 3.1 系统总体设计 | 第29-32页 |
| 3.1.1 系统技术指标 | 第29页 |
| 3.1.2 系统总体结构设计及硬件介绍 | 第29-32页 |
| 3.2 关键器件的选择 | 第32-36页 |
| 3.2.1DDR2芯片介绍 | 第32-33页 |
| 3.2.2 FLASH芯片MT29F256G08CJAAA的介绍 | 第33-36页 |
| 3.3 系统主要模块的硬件设计 | 第36-38页 |
| 3.3.1 DDR2控制器的硬件设计 | 第36页 |
| 3.3.2 PCI9054模块硬件设计方案 | 第36-37页 |
| 3.3.3 FLASH模块硬件设计 | 第37-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第四章 系统的FPGA逻辑设计 | 第39-69页 |
| 4.1 多通道信号的实现 | 第39-45页 |
| 4.1.1 多通道模拟信号的实现 | 第39-40页 |
| 4.1.2 模拟回波信号的回放 | 第40-43页 |
| 4.1.3 实际回波信号的采集与回放 | 第43-45页 |
| 4.2 PCI通信模块的实现 | 第45-46页 |
| 4.3 光纤通信模块的设计与实现 | 第46-50页 |
| 4.3.1 光纤控制器的IP核设计 | 第46-50页 |
| 4.3.2 光纤控制器的验证 | 第50页 |
| 4.4 DDR模块的设计与实现 | 第50-55页 |
| 4.4.1 DDR2控制器的用户接.设计 | 第50-52页 |
| 4.4.2 DDR2控制器的IP核设计 | 第52-54页 |
| 4.4.3 DDR2控制器的验证 | 第54-55页 |
| 4.5 以太网通信模块的实现 | 第55-61页 |
| 4.5.1 TCP/IP协议介绍 | 第55-57页 |
| 4.5.2 以太网IP核的配置 | 第57-59页 |
| 4.5.3 以太网模块的设计与验证 | 第59-61页 |
| 4.6 FLASH模块的设计与实现 | 第61-68页 |
| 4.6.1 建立无效块列表 | 第62-63页 |
| 4.6.2 块擦除操作 | 第63-65页 |
| 4.6.3 写数据操作 | 第65-66页 |
| 4.6.4 读数据操作 | 第66-68页 |
| 4.7 本章小结 | 第68-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 5.1 总结 | 第69页 |
| 5.2 展望 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73-75页 |
| 作者简介 | 第75-76页 |
| 1.基本情况 | 第75页 |
| 2.教育背景 | 第75页 |
| 3.攻读硕士学位期间的研究成果 | 第75-76页 |