抗辐射高性能SRAM的设计技术研究
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 引论 | 第8-14页 |
| 1.1 选题依据和研究意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9页 |
| 1.3 辐射效应及其损伤机理 | 第9-12页 |
| 1.3.1 单粒子效应 | 第10-12页 |
| 1.3.2 总剂量效应 | 第12页 |
| 1.4 论文主要工作 | 第12-13页 |
| 1.5 本文的组织结构 | 第13-14页 |
| 第二章 SRAM存储单元结构及加固方法 | 第14-21页 |
| 2.1 SRAM基本工作原理 | 第14-17页 |
| 2.1.1 存储单元工作原理 | 第15页 |
| 2.1.2 读操作原理 | 第15-16页 |
| 2.1.3 写操作原理 | 第16-17页 |
| 2.2 SRAM加固方法 | 第17-20页 |
| 2.2.1 工艺加固 | 第17页 |
| 2.2.2 电路级加固 | 第17-19页 |
| 2.2.3 系统级加固 | 第19-20页 |
| 2.2.4 版图级加固 | 第20页 |
| 2.3 本章小结 | 第20-21页 |
| 第三章 抗辐射SRAM的加固设计 | 第21-39页 |
| 3.1 抗辐射SRAM整体电路设计 | 第21页 |
| 3.2 抗辐射SRAM存储单元的设计 | 第21-29页 |
| 3.2.1 六管单元结构 | 第22-24页 |
| 3.2.2 DICE抗辐射结构 | 第24-27页 |
| 3.2.3 位线分离的DICE抗辐射结构 | 第27-29页 |
| 3.3 SRAM单元的读速度 | 第29-31页 |
| 3.4 SRAM存储单元功耗分析 | 第31-38页 |
| 3.4.1 存储单元静态功耗 | 第32-34页 |
| 3.4.2 存储单元动态功耗 | 第34-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 抗辐射SRAM的外围电路的加固设计 | 第39-49页 |
| 4.1 译码逻辑电路 | 第39-40页 |
| 4.1.1 行译码 | 第39-40页 |
| 4.1.2 列译码 | 第40页 |
| 4.2 位线预充电路 | 第40-41页 |
| 4.3 灵敏放大电路 | 第41-43页 |
| 4.4 锁存器的加固设计 | 第43-44页 |
| 4.5 写控制电路加固设计 | 第44-46页 |
| 4.6 读控制电路加固设计 | 第46-48页 |
| 4.7 本章小结 | 第48-49页 |
| 第五章 抗辐射SRAM的性能分析和仿真结果 | 第49-61页 |
| 5.1 SRAM端口与时序设计 | 第49-52页 |
| 5.1.1 SRAM端口设计 | 第49-50页 |
| 5.1.2 SRAM读写时序设计 | 第50-52页 |
| 5.2 SRAM整体电路的设计 | 第52-54页 |
| 5.2.1 SRAM写通路逻辑设计 | 第53页 |
| 5.2.2 SRAM读通路逻辑设计 | 第53-54页 |
| 5.3 SRAM整体功能仿真（前仿） | 第54-57页 |
| 5.3.1 SRAM整体读写功能验证 | 第54-56页 |
| 5.3.2 SRAM端口功能仿真 | 第56-57页 |
| 5.4 整体版图设计 | 第57-59页 |
| 5.5 SRAM功能仿真及性能分析（后仿） | 第59-60页 |
| 5.6 本章小结 | 第60-61页 |
| 主要结论与展望 | 第61-63页 |
| 主要结论 | 第61页 |
| 展望 | 第61-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-68页 |
| 附录: 作者在攻读硕士学位期间发表的论文 | 第68页 |
