NoC最差情形性能分析及优化设计技术研究
致谢 | 第7-8页 |
摘要 | 第8-9页 |
ABSTRACT | 第9-10页 |
1 绪论 | 第17-23页 |
1.1 研究背景 | 第17-19页 |
1.2 国内外研究现状 | 第19-21页 |
1.2.1 片上网络研究现状 | 第19页 |
1.2.2 网络演算的研究现状 | 第19-20页 |
1.2.3 性能分析研究现状 | 第20页 |
1.2.4 多路径路由研究现状 | 第20-21页 |
1.3 论文研究目的及结构 | 第21-23页 |
2 片上网络性能分析模型和硬件模型 | 第23-39页 |
2.1 分析模型 | 第23-27页 |
2.1.1 流量分割 | 第23-24页 |
2.1.2 分析模型的算法 | 第24-27页 |
2.2 硬件仿真模型 | 第27-34页 |
2.2.1 令牌发包模块 | 第28-29页 |
2.2.2 输入状态机 | 第29-31页 |
2.2.3 译码模块 | 第31-32页 |
2.2.4 仲裁模块 | 第32-33页 |
2.2.5 交叉开关模块 | 第33-34页 |
2.3 NoC-MPSoC模型 | 第34-38页 |
2.3.1 AMBA总线协议概述 | 第35-36页 |
2.3.2 DDR2控制器接口设计方案 | 第36-38页 |
2.4 小结 | 第38-39页 |
3 基于切割点优化的性能分析 | 第39-64页 |
3.1 引言 | 第39页 |
3.2 网络演算基本概念 | 第39-44页 |
3.2.1 网络演算定义 | 第39-42页 |
3.2.2 基本冲突模式 | 第42-44页 |
3.3 问题的提出 | 第44-48页 |
3.4 问题的解决方案 | 第48-56页 |
3.4.1 非等比例切割点 | 第48-49页 |
3.4.2 等比例切割点 | 第49-50页 |
3.4.3 相近比例的“反转” | 第50-51页 |
3.4.4 算法思想 | 第51-55页 |
3.4.5 总体实验结果分析 | 第55-56页 |
3.5 基于交叠节点数的实验配置 | 第56-58页 |
3.6 基于全拆分的实验配置 | 第58-59页 |
3.7 实验MDW CORE配置 | 第59-61页 |
3.8 全拆分仿真实验配置 | 第61-62页 |
3.9 小结 | 第62-64页 |
4 基于动态冲突矩阵片上网络性能优化 | 第64-84页 |
4.1 引言 | 第64-65页 |
4.2 准动态冲突矩阵架构设计方案 | 第65-66页 |
4.3 冲突矩阵内部模块设计方案 | 第66-69页 |
4.3.1 发包器模块 | 第67-68页 |
4.3.2 监测网络模块 | 第68页 |
4.3.3 库文件初始化模块 | 第68-69页 |
4.3.4 节点拆分比例计算模块 | 第69页 |
4.4 资源开销 | 第69-70页 |
4.5 实验方案 | 第70-83页 |
4.5.1 基础实验方案 | 第70-72页 |
4.5.2 基于不同微片长度 | 第72-74页 |
4.5.3 基于不同包长度 | 第74-77页 |
4.5.4 基于不同B&T | 第77-79页 |
4.5.5 DVOPD对比实验 | 第79-83页 |
4.6 小结 | 第83-84页 |
5 总结与展望 | 第84-86页 |
5.1 总结 | 第84页 |
5.2 展望 | 第84-86页 |
参考文献 | 第86-91页 |
攻读硕士学位期间的学术活动及成果情况 | 第91页 |