首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

NoC最差情形性能分析及优化设计技术研究

致谢第7-8页
摘要第8-9页
ABSTRACT第9-10页
1 绪论第17-23页
    1.1 研究背景第17-19页
    1.2 国内外研究现状第19-21页
        1.2.1 片上网络研究现状第19页
        1.2.2 网络演算的研究现状第19-20页
        1.2.3 性能分析研究现状第20页
        1.2.4 多路径路由研究现状第20-21页
    1.3 论文研究目的及结构第21-23页
2 片上网络性能分析模型和硬件模型第23-39页
    2.1 分析模型第23-27页
        2.1.1 流量分割第23-24页
        2.1.2 分析模型的算法第24-27页
    2.2 硬件仿真模型第27-34页
        2.2.1 令牌发包模块第28-29页
        2.2.2 输入状态机第29-31页
        2.2.3 译码模块第31-32页
        2.2.4 仲裁模块第32-33页
        2.2.5 交叉开关模块第33-34页
    2.3 NoC-MPSoC模型第34-38页
        2.3.1 AMBA总线协议概述第35-36页
        2.3.2 DDR2控制器接口设计方案第36-38页
    2.4 小结第38-39页
3 基于切割点优化的性能分析第39-64页
    3.1 引言第39页
    3.2 网络演算基本概念第39-44页
        3.2.1 网络演算定义第39-42页
        3.2.2 基本冲突模式第42-44页
    3.3 问题的提出第44-48页
    3.4 问题的解决方案第48-56页
        3.4.1 非等比例切割点第48-49页
        3.4.2 等比例切割点第49-50页
        3.4.3 相近比例的“反转”第50-51页
        3.4.4 算法思想第51-55页
        3.4.5 总体实验结果分析第55-56页
    3.5 基于交叠节点数的实验配置第56-58页
    3.6 基于全拆分的实验配置第58-59页
    3.7 实验MDW CORE配置第59-61页
    3.8 全拆分仿真实验配置第61-62页
    3.9 小结第62-64页
4 基于动态冲突矩阵片上网络性能优化第64-84页
    4.1 引言第64-65页
    4.2 准动态冲突矩阵架构设计方案第65-66页
    4.3 冲突矩阵内部模块设计方案第66-69页
        4.3.1 发包器模块第67-68页
        4.3.2 监测网络模块第68页
        4.3.3 库文件初始化模块第68-69页
        4.3.4 节点拆分比例计算模块第69页
    4.4 资源开销第69-70页
    4.5 实验方案第70-83页
        4.5.1 基础实验方案第70-72页
        4.5.2 基于不同微片长度第72-74页
        4.5.3 基于不同包长度第74-77页
        4.5.4 基于不同B&T第77-79页
        4.5.5 DVOPD对比实验第79-83页
    4.6 小结第83-84页
5 总结与展望第84-86页
    5.1 总结第84页
    5.2 展望第84-86页
参考文献第86-91页
攻读硕士学位期间的学术活动及成果情况第91页

论文共91页,点击 下载论文
上一篇:我国土地财政对城乡收入差距的影响研究
下一篇:GVC下我国服务业产业升级研究--嵌入位置和增值能力的视角