| 摘要 | 第1-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-11页 |
| 插图目录 | 第11-14页 |
| 表目录 | 第14-15页 |
| 第1章 绪论 | 第15-20页 |
| ·论文研究的背景及意义 | 第15页 |
| ·Delta-Sigma ADC的发展历史及国内外研究现状 | 第15-17页 |
| ·论文的主要研究内容和创新点 | 第17-18页 |
| ·主要研究内容 | 第17-18页 |
| ·主要创新点 | 第18页 |
| ·论文的结构安排 | 第18-20页 |
| 第2章 ADC的原理 | 第20-37页 |
| ·ADC的基本概念 | 第20-23页 |
| ·采样和量化 | 第20-21页 |
| ·量化误差 | 第21-23页 |
| ·奈奎斯特型ADC | 第23-27页 |
| ·快闪式ADC | 第23-24页 |
| ·逐次逼近型ADC | 第24页 |
| ·Sub-ranging ADC | 第24-25页 |
| ·流水线型ADC | 第25-26页 |
| ·时间交错型ADC | 第26-27页 |
| ·Delta-Sigma ADC | 第27-32页 |
| ·过采样 | 第27-29页 |
| ·噪声整形 | 第29-32页 |
| ·不同类型ADC的性能比较 | 第32页 |
| ·ADC的性能参数 | 第32-35页 |
| ·ADC的静态性能参数 | 第32-34页 |
| ·ADC的动态性能参数 | 第34-35页 |
| ·本章小结 | 第35-37页 |
| 第3章 Delta-Sigma ADC行为级仿真 | 第37-63页 |
| ·开关电容积分器非理想特性的建模 | 第37-45页 |
| ·运放的有限直流增益 | 第37-39页 |
| ·运放的有限带宽及压摆率 | 第39-41页 |
| ·KT/C噪声 | 第41-43页 |
| ·运放的噪声 | 第43-44页 |
| ·采样时钟抖动 | 第44-45页 |
| ·系统行为级建模 | 第45-62页 |
| ·一阶Delta-Sigma ADC的模型 | 第45-48页 |
| ·二阶Delta-Sigma ADC的模型 | 第48-56页 |
| ·二阶八位量化Delta-Sigma ADC的模型 | 第56-60页 |
| ·考虑非理想因数的Delta-Sigma ADC的模型以及各个模块参数的确定 | 第60-62页 |
| ·本章小结 | 第62-63页 |
| 第4章 Delta-Sigma ADC的电路实现 | 第63-88页 |
| ·采样开关电路的设计 | 第63-68页 |
| ·传统开关电路 | 第63-65页 |
| ·低电源电压下的CMOS开关 | 第65-68页 |
| ·时钟电路设计 | 第68-72页 |
| ·系统时序安排 | 第68-69页 |
| ·分频电路的设计 | 第69-70页 |
| ·两相非交叠时钟的设计 | 第70-72页 |
| ·6比特SAR ADC的设计 | 第72-80页 |
| ·采样保持电路 | 第73-74页 |
| ·带无源加法器的DAC结构 | 第74-75页 |
| ·比较器 | 第75-77页 |
| ·时钟产生电路 | 第77-80页 |
| ·DAC控制逻辑 | 第80页 |
| ·跟踪式量化器的设计 | 第80-87页 |
| ·DAC结构 | 第81-83页 |
| ·多输入比较器 | 第83-84页 |
| ·数字累加器 | 第84-86页 |
| ·跟踪式量化器的仿真结果 | 第86页 |
| ·数字调制器和DWA的实现 | 第86-87页 |
| ·本章小结 | 第87-88页 |
| 第5章 版图设计与测试结果 | 第88-99页 |
| ·版图设计 | 第88-92页 |
| ·版图设计基本规则 | 第88-89页 |
| ·版图匹配性设计 | 第89-90页 |
| ·可靠性设计 | 第90-91页 |
| ·衬底噪声 | 第91-92页 |
| ·Delta-Sigma ADC版图与芯片实现 | 第92-95页 |
| ·版图实现 | 第92-94页 |
| ·芯片实现 | 第94-95页 |
| ·性能测试 | 第95-98页 |
| ·测试平台 | 第95-97页 |
| ·测试结果 | 第97-98页 |
| ·本章小结 | 第98-99页 |
| 第6章 工作总结与展望 | 第99-101页 |
| ·工作总结 | 第99-100页 |
| ·未来展望 | 第100-101页 |
| 参考文献 | 第101-105页 |
| 致谢 | 第105-106页 |
| 研究生期间的研究成果和科研经历 | 第106页 |
