多模式频率测量系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 1 绪论 | 第10-13页 |
| ·课题背景和国内外发展现 | 第10-11页 |
| ·研究目的和意义 | 第11页 |
| ·课题研究的内容 | 第11-12页 |
| ·论文结构安排 | 第12-13页 |
| 2 测频模式选择及硬件介绍 | 第13-26页 |
| ·系统设计要求 | 第13页 |
| ·测频模式原理 | 第13-18页 |
| ·普通计数模式 | 第13-14页 |
| ·直接测频模式 | 第14-15页 |
| ·测周模式 | 第15-16页 |
| ·多周期同步模式 | 第16-17页 |
| ·全同步模式 | 第17-18页 |
| ·系统测频方案设计 | 第18-20页 |
| ·系统测频方案比较 | 第18-19页 |
| ·本系统测频方案设计 | 第19-20页 |
| ·FPGA开发环境 | 第20-21页 |
| ·FPGA介绍 | 第20-21页 |
| ·Verilog HDL语言描述 | 第21-22页 |
| ·Verilog HDL简介 | 第21页 |
| ·Verilog HDL模块结构 | 第21-22页 |
| ·基于Verilog HDL的电路设计流程 | 第22页 |
| ·Quartus Ⅱ描述 | 第22-23页 |
| ·Quartus Ⅱ软件介绍 | 第22-23页 |
| ·SOPC设计简述 | 第23-25页 |
| ·SOPC介绍 | 第23-24页 |
| ·Nios Ⅱ的处理器介绍 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 3 测频系统硬件设计及实现 | 第26-46页 |
| ·系统总体设计 | 第26页 |
| ·光电隔离电路设计 | 第26-27页 |
| ·基于FPGA系统各个模式的设计 | 第27-35页 |
| ·手动模式设计 | 第27-33页 |
| ·全自动模式设计 | 第33-35页 |
| ·FPGA硬件电路板的设计 | 第35-41页 |
| ·FPGA配置电路 | 第36-38页 |
| ·电源供电模块 | 第38-39页 |
| ·USART通信接口设计 | 第39-40页 |
| ·LCD1602液晶模块 | 第40-41页 |
| ·NiosⅡ处理器系统模块 | 第41-45页 |
| ·NiosⅡ系统构建 | 第41-44页 |
| ·分配基地址和中断号 | 第44页 |
| ·NiosⅡ系统生成 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 4 系统总体软件设计与实现 | 第46-60页 |
| ·NiosⅡ系统软件程序设计 | 第46-55页 |
| ·NiosⅡ处理器编程模型 | 第46-48页 |
| ·NiosⅡ软件开发工具介绍 | 第48-49页 |
| ·NiosⅡ系统软件程序 | 第49-52页 |
| ·NiosⅡ系统程序下载 | 第52页 |
| ·液晶模块程序编写 | 第52-55页 |
| ·上位机设计 | 第55-59页 |
| ·MSComm控件介绍 | 第55-56页 |
| ·MSComm控件属性介绍 | 第56页 |
| ·MSComm编程步骤 | 第56-57页 |
| ·MSComm控件应用程序 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 5 系统调试与误差分析 | 第60-66页 |
| ·系统调试 | 第60-61页 |
| ·系统测量结果及误差分析 | 第61-65页 |
| ·测量数据和误差分析 | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 6 结论 | 第66-68页 |
| ·总结 | 第66页 |
| ·结论 | 第66-67页 |
| ·展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 攻读硕士学位期间发表的论文 | 第70-71页 |
| 致谢 | 第71-73页 |
