多通道视频拼接硬件系统设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-14页 |
| ·研究背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-12页 |
| ·主要研究内容 | 第12-13页 |
| ·论文结构和内容安排 | 第13-14页 |
| 第2章 系统方案设计 | 第14-24页 |
| ·系统指标 | 第14页 |
| ·总体方案设计 | 第14-16页 |
| ·系统关键模块分析及器件选型 | 第16-23页 |
| ·输入/输出模块分析与器件选型 | 第16-19页 |
| ·信号处理模块分析与 FPGA | 第19-20页 |
| ·存储模块分析与 DDR2 | 第20-21页 |
| ·电源系统 | 第21-23页 |
| ·本章小结 | 第23-24页 |
| 第3章 硬件系统和接口程序设计 | 第24-51页 |
| ·系统电路原理图设计 | 第24-36页 |
| ·系统 PCB 设计 | 第36-41页 |
| ·叠层设计与阻抗控制 | 第36-38页 |
| ·PCB 布线 | 第38-40页 |
| ·后续处理 | 第40-41页 |
| ·接口程序设计 | 第41-49页 |
| ·模块初始化配置 | 第41-45页 |
| ·显示程序 | 第45-48页 |
| ·DVI 双链路信号处理 | 第48-49页 |
| ·DDR2 测试程序 | 第49页 |
| ·本章小结 | 第49-51页 |
| 第4章 DDR2 信号仿真分析 | 第51-67页 |
| ·信号完整性 | 第51-54页 |
| ·信号完整性概述 | 第51-53页 |
| ·信号完整性的仿真 | 第53-54页 |
| ·DDR2 设计规范 | 第54-57页 |
| ·DDR2 仿真 | 第57-66页 |
| ·反射仿真 | 第57-63页 |
| ·串扰仿真 | 第63-64页 |
| ·时序仿真 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 第5章 系统调试与分析 | 第67-75页 |
| ·系统调试方案 | 第67-69页 |
| ·调试环境 | 第67页 |
| ·调试内容 | 第67-68页 |
| ·调试过程 | 第68-69页 |
| ·硬件调试 | 第69-73页 |
| ·FPGA 单元电路调试 | 第69-70页 |
| ·输出模块调试 | 第70-72页 |
| ·DVI 输入模块调试 | 第72-73页 |
| ·DDR2 模块调试 | 第73页 |
| ·软件与硬件系统联调 | 第73-74页 |
| ·本章小结 | 第74-75页 |
| 结论 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第81-82页 |
| 致谢 | 第82-83页 |
| 附录 | 第83-84页 |
