网络处理器微引擎的设计、验证与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·网络处理器简介 | 第9页 |
| ·网络处理器的研究现状 | 第9-11页 |
| ·论文的主要内容和章节安排 | 第11-13页 |
| ·论文的主要内容 | 第11-12页 |
| ·论文章节安排 | 第12-13页 |
| 第二章 微引擎处理器的架构设计 | 第13-33页 |
| ·XDNP 的系统架构 | 第13-15页 |
| ·微引擎的架构设计 | 第15-16页 |
| ·微引擎的指令集系统 | 第16-19页 |
| ·微引擎的存储体系 | 第19-21页 |
| ·微引擎中的存储器 | 第19-20页 |
| ·微引擎的寻址方式 | 第20-21页 |
| ·微引擎的五级流水线 | 第21-25页 |
| ·流水线技术 | 第21-22页 |
| ·微引擎采用的五级流水线 | 第22-25页 |
| ·执行单元 | 第25-30页 |
| ·算数逻辑单元和移位器 | 第25-26页 |
| ·字节排列 | 第26-27页 |
| ·按内容寻址存储器单元 | 第27-29页 |
| ·循环冗余校验单元 | 第29-30页 |
| ·控制状态寄存器 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 微引擎中的关键技术 | 第33-47页 |
| ·微引擎对存储器的异步访问机制 | 第33-35页 |
| ·存储器墙 | 第33页 |
| ·微引擎中存储器的异步访问机制 | 第33-35页 |
| ·硬件多线程技术及其实现 | 第35-43页 |
| ·硬件多线程技术 | 第35-36页 |
| ·微引擎的硬件多线程设计方案 | 第36页 |
| ·现场保护和恢复机制 | 第36-39页 |
| ·线程的状态切换机制 | 第39-41页 |
| ·线程的仲裁 | 第41-43页 |
| ·分支指令的处理 | 第43-46页 |
| ·微引擎中的分支指令 | 第43-44页 |
| ·分支延迟技术 | 第44-45页 |
| ·分支预测技术 | 第45-46页 |
| ·本章小结 | 第46-47页 |
| 第四章 微引擎的验证与实现 | 第47-67页 |
| ·数字集成电路验证技术 | 第47-49页 |
| ·功能验证 | 第47-48页 |
| ·时序验证 | 第48页 |
| ·形式验证 | 第48-49页 |
| ·物理验证 | 第49页 |
| ·搭建验证平台 | 第49-50页 |
| ·验证结果 | 第50-59页 |
| ·常用指令的验证 | 第50-53页 |
| ·分支跳转指令的验证 | 第53-54页 |
| ·I/O 和线程切换指令的验证 | 第54-56页 |
| ·CAM 指令的验证 | 第56-57页 |
| ·关键点的验证 | 第57-59页 |
| ·微引擎的逻辑综合 | 第59-64页 |
| ·形式验证 | 第64-65页 |
| ·本章小结 | 第65-67页 |
| 第五章 结束语 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 研究成果 | 第75-76页 |
