TIADC系统时钟失配FMC校准算法及FPGA实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 绪论 | 第13-19页 |
| ·概述 | 第13页 |
| ·国内外研究现状 | 第13-17页 |
| ·高速高精度ADC | 第13-15页 |
| ·TIADC国内外研究现状 | 第15-17页 |
| ·本文的研究内容及组织结构 | 第17-19页 |
| 第二章 TIADC系统基础理论 | 第19-25页 |
| ·ADC基本理论 | 第19-20页 |
| ·TIADC系统基础知识 | 第20-22页 |
| ·ADC的性能指标 | 第22-24页 |
| ·静态性能参数 | 第22-23页 |
| ·动态性能参数 | 第23-24页 |
| ·其他性能参数 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第三章 TIADC系统时钟失配误差模型的研究 | 第25-40页 |
| ·TIADC通道间失配误差分析 | 第25-29页 |
| ·偏置失配误差分析 | 第27页 |
| ·增益失配误差分析 | 第27-28页 |
| ·时钟失配误差分析 | 第28-29页 |
| ·TIADC失配误差模型的仿真 | 第29页 |
| ·TIADC时钟失配误差泰勒级数近似 | 第29-38页 |
| ·基于时域误差模型的泰勒级数近似 | 第30-32页 |
| ·基于频域误差模型的泰勒级数近似 | 第32-36页 |
| ·近似误差模型的有效性分析 | 第36-38页 |
| ·本章小结 | 第38-40页 |
| 第四章 TIADC时钟失配误差校准算法研究 | 第40-56页 |
| ·自适应系统理论基础 | 第40-42页 |
| ·闭环自适应系统 | 第40-41页 |
| ·自适应系统的逆向模拟 | 第41-42页 |
| ·基于FMC结构的盲自适应校准算法研究 | 第42-51页 |
| ·时钟失配误差的重构 | 第42-44页 |
| ·盲自适应校准结构 | 第44-48页 |
| ·盲自适应校准算法仿真 | 第48-49页 |
| ·误差频带对盲自适应校准算法的影响 | 第49-51页 |
| ·基于测试信号的自适应校准算法 | 第51-55页 |
| ·测试信号的选择 | 第52-53页 |
| ·基于测试信号的自适应校准算法仿真 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 TIADC时钟失配误差校准电路设计与实现 | 第56-72页 |
| ·TIADC校准电路设计方案简介 | 第56-57页 |
| ·同步接口的设计 | 第57-59页 |
| ·数据跨时钟域处理 | 第57页 |
| ·同步接口的设计 | 第57-59页 |
| ·TIADC时钟失配误差校准电路设计 | 第59-65页 |
| ·时钟失配校准电路设计参数 | 第60-61页 |
| ·校准电路内部数据位宽设计 | 第61-62页 |
| ·MUX&MG模块电路设计 | 第62页 |
| ·微分器模块电路设计 | 第62-63页 |
| ·高通滤波器模块电路设计 | 第63-64页 |
| ·参数更新模块电路设计 | 第64-65页 |
| ·TIADC时钟失配误差校准电路测试与验证 | 第65-71页 |
| ·校准电路功能仿真 | 第65-67页 |
| ·校准电路FPGA综合报告 | 第67-68页 |
| ·校准电路测试结果及分析 | 第68-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 结束语 | 第72-74页 |
| ·总结 | 第72-73页 |
| ·不足与展望 | 第73-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-80页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第80-81页 |
