| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·论文背景与意义 | 第9页 |
| ·数字信号处理器件发展现状 | 第9-11页 |
| ·SDRAM 控制器与嵌入式以太网的研究现状 | 第11-13页 |
| ·论文主要研究内容 | 第13-15页 |
| 第2章 图像声纳数字平台硬件设计 | 第15-32页 |
| ·本章概述 | 第15-16页 |
| ·FPGA 电路设计 | 第16-18页 |
| ·FPGA 芯片选择 | 第16页 |
| ·FPGA 上电配置电路设计 | 第16-17页 |
| ·FPGA1 与接收存储单元接口电路设计 | 第17-18页 |
| ·FPGA1、FPGA2、DSP 及驱动芯片电路设计 | 第18页 |
| ·SDRAM 电路设计 | 第18-23页 |
| ·SDRAM 工程化应用相关问题 | 第18-21页 |
| ·FPGA 与 SDR SDRAM 接口电路设计 | 第21-22页 |
| ·FPGA 与 DDR2 SDRAM 接口电路设计 | 第22-23页 |
| ·DSP 和以太网电路设计 | 第23-27页 |
| ·DSP 与网络芯片组建以太网 | 第23-24页 |
| ·网络变压器相关问题 | 第24页 |
| ·网口电路工程化应用相关问题 | 第24-27页 |
| ·DSP 上电自启动电路设计 | 第27页 |
| ·电源板电路设计 | 第27-29页 |
| ·数字平台工作及实验 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第3章 SDRAM 控制器设计 | 第32-50页 |
| ·本章概述 | 第32页 |
| ·同步动态随机存储器 | 第32-36页 |
| ·SDRAM 自身特性 | 第32-34页 |
| ·SDRAM 控制器工作原理 | 第34-36页 |
| ·DDR2 SDRAM 控制器设计 | 第36-45页 |
| ·DDR2 SDRAM 控制器总体结构设计 | 第36-37页 |
| ·DDR2 SDRAM 控制器时钟、复位信号产生与初始化模块设计 | 第37-38页 |
| ·DDR2 SDRAM 控制器自动刷新模块设计 | 第38页 |
| ·DDR2 SDRAM 控制器用户接口模块设计 | 第38页 |
| ·DDR2 SDRAM 控制器命令地址缓冲模块设计 | 第38页 |
| ·DDR2 SDRAM 控制器状态机设计 | 第38-42页 |
| ·DDR2 SDRAM 控制器命令地址编译模块设计 | 第42页 |
| ·DDR2 SDRAM 数据路径模块设计 | 第42-45页 |
| ·注意的问题 | 第45页 |
| ·Modelsim 仿真实验 | 第45-48页 |
| ·本章小结 | 第48-50页 |
| 第4章 DSP 程序设计 | 第50-59页 |
| ·本章概述 | 第50页 |
| ·基于 TMS320C6455 的以太网连接程序设计 | 第50-52页 |
| ·网络分层结构 | 第50页 |
| ·网络开发工具包 Network Development Kit(NDK) | 第50-51页 |
| ·TMS320C6455 结合 NDK 的以太网连接 | 第51-52页 |
| ·千兆以太网实验验证 | 第52-53页 |
| ·TMS320C6455 自启动技术研究 | 第53-58页 |
| ·本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-63页 |
| 致谢 | 第63页 |
