可配置LDPC码编码器的FPGA设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·课题的研究背景及意义 | 第10页 |
| ·LDPC 码的理论研究 | 第10-12页 |
| ·LDPC 码的实际应用 | 第12-14页 |
| ·本文主要内容及各章安排 | 第14-15页 |
| 第2章 LDPC 码基本原理 | 第15-33页 |
| ·LDPC 码的定义及表示方法 | 第15-17页 |
| ·LDPC 规则码和 LDPC 不规则码 | 第15-16页 |
| ·二元 LDPC 码与多元 LDPC 码 | 第16-17页 |
| ·校验矩阵的构造 | 第17-25页 |
| ·随机构造法 | 第18-21页 |
| ·结构化构造法 | 第21-25页 |
| ·LDPC 码的编码方法 | 第25-31页 |
| ·基于高斯消元法的编码 | 第25-26页 |
| ·基于近似下三角矩阵的编码 | 第26-27页 |
| ·循环码和准循环码的编码 | 第27-31页 |
| ·多元 LDPC 码的编码 | 第31-32页 |
| ·本章小结 | 第32-33页 |
| 第3章 编码器设计与实现 | 第33-52页 |
| ·参数的选取 | 第33-35页 |
| ·矩阵构造方法的选择 | 第33-34页 |
| ·各矩阵性能 | 第34-35页 |
| ·FPGA 的设计与开发 | 第35-37页 |
| ·FPGA 的开发软件 | 第35-36页 |
| ·FPGA 的设计开发流程 | 第36-37页 |
| ·二元 LDPC 码编码器的设计与实现 | 第37-47页 |
| ·串行准循环编码器 | 第37-42页 |
| ·并行准循环编码器 | 第42-43页 |
| ·多参数编码器 | 第43-47页 |
| ·八元 LDPC 码编码器的设计与实现 | 第47-51页 |
| ·编码器整体结构 | 第47-48页 |
| ·编码器各模块的设计 | 第48-50页 |
| ·编码器工作流程及综合结果 | 第50-51页 |
| ·本章小结 | 第51-52页 |
| 第4章 编码器的测试 | 第52-58页 |
| ·编码器下载测试系统 | 第52页 |
| ·编码器下载与验证 | 第52-55页 |
| ·二元多码率编码器下载与验证 | 第52-54页 |
| ·八元 LDPC 码编码器下载与验证 | 第54-55页 |
| ·二元多码率编译码器的性能测试 | 第55-57页 |
| ·测试系统的设计 | 第55-56页 |
| ·测试结果 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第63-64页 |
| 致谢 | 第64页 |
