射频识别卡SOC设计
| 摘要 | 第1-10页 |
| Abstract | 第10-12页 |
| 第一章 绪论 | 第12-19页 |
| ·课题背景及意义 | 第12-13页 |
| ·SOC设计的发展历史与现状 | 第13-15页 |
| ·现代SOC设计流程 | 第15-16页 |
| ·IP复用技术 | 第16-17页 |
| ·论文内容及安排 | 第17-19页 |
| 第二章 射频识别卡基本架构 | 第19-25页 |
| ·CPU的选取 | 第19-23页 |
| ·常用CPU的介绍 | 第19-20页 |
| ·DW8051 CPU | 第20-23页 |
| ·射频识别卡SOC架构 | 第23-25页 |
| 第三章 射频识别卡数字模块设计实现 | 第25-42页 |
| ·MMU模块的设计 | 第25-26页 |
| ·FIFO的设计 | 第26-32页 |
| ·FIFO介绍 | 第26-27页 |
| ·亚稳态 | 第27-29页 |
| ·FIFO的架构和设计实现 | 第29-32页 |
| ·地址译码模块 | 第32-34页 |
| ·数据采集模块和数据写入控制模块 | 第34-37页 |
| ·3DES加密模块 | 第37-42页 |
| 第四章 芯片的低功耗设计 | 第42-48页 |
| ·低功耗设计的必要性和优点 | 第42-43页 |
| ·功耗的分析 | 第43-44页 |
| ·低功耗电路的设计和优化 | 第44-48页 |
| 第五章 SOC逻辑综合以及可测性设计 | 第48-66页 |
| ·逻辑综合 | 第48-60页 |
| ·逻辑综合库文件简介 | 第49-50页 |
| ·约束文件以及自动化控制文件的编写 | 第50-56页 |
| ·结果及分析 | 第56-60页 |
| ·可测性设计 | 第60-66页 |
| 第六章 芯片物理设计 | 第66-73页 |
| ·设计文件的准备 | 第66-68页 |
| ·布局 | 第68-69页 |
| ·时钟树综合 | 第69-71页 |
| ·版图布线 | 第71-73页 |
| 第七章 结束语 | 第73-75页 |
| 参考文献 | 第75-81页 |
| 致谢 | 第81-82页 |
| 学位论文评阅及答辩情况表 | 第82页 |
