芯片间并行光互连中FFT演示方案设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·引言 | 第9页 |
| ·光互连技术的应用背景及国内外研究状况 | 第9-12页 |
| ·电互连的特点及局限 | 第9-10页 |
| ·光互连技术的应用背景 | 第10-11页 |
| ·国内外光互连研究状况 | 第11-12页 |
| ·研究背景 | 第12-13页 |
| ·本论文的结构安排 | 第13-14页 |
| 第二章 基于并行光互连演示硬件平台设计 | 第14-30页 |
| ·演示测试方案的选择 | 第14-15页 |
| ·演示应用方案的选择 | 第15-18页 |
| ·FFT算法概述 | 第15-16页 |
| ·并行FFT的算法 | 第16-17页 |
| ·并行FFT的演示案例分析 | 第17-18页 |
| ·演示应用方案的硬件实现 | 第18-23页 |
| ·FPGA简介 | 第18-20页 |
| ·高性能FPGA平台的选型 | 第20-21页 |
| ·电路支撑板设计 | 第21-22页 |
| ·软件开发工具 | 第22-23页 |
| ·演示应用方案的网管监控 | 第23-26页 |
| ·嵌入式平台选型 | 第24页 |
| ·通过嵌入式套件实现网管功能 | 第24-26页 |
| ·演示平台的整体设计及仿真分析 | 第26-29页 |
| ·演示平台设计 | 第26页 |
| ·演示平台并行FFT计算结果仿真 | 第26-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 演示方案平台设计及仿真实验分析 | 第30-55页 |
| ·并行FFT的模型搭建 | 第30-34页 |
| ·并行FFT处理器的硬件设计结构 | 第31-32页 |
| ·并行基-4FFT编码 | 第32-34页 |
| ·ROCKET10物理层接口 | 第34-37页 |
| ·物理层接口Rocket10简介 | 第35页 |
| ·Rocket10时钟方案设计 | 第35-36页 |
| ·Rocket10速率适配 | 第36-37页 |
| ·数据链路层中AURORA接口及FIFO设计 | 第37-45页 |
| ·AuroraIP核生成 | 第38-39页 |
| ·Aurora通道控制模块 | 第39-42页 |
| ·用户FIFO设计 | 第42-45页 |
| ·网管接口设计 | 第45-49页 |
| ·网管接口时序 | 第46-47页 |
| ·网管接口设计 | 第47-49页 |
| ·硬件平台演示结果及分析 | 第49-54页 |
| ·硬件平台搭建 | 第49-50页 |
| ·误码比特性能测试结果及分析 | 第50-52页 |
| ·并行FFT性能的演示实验 | 第52-54页 |
| ·本章小结 | 第54-55页 |
| 第四章 光芯片互连网络交换单元设计 | 第55-63页 |
| ·光芯片互连网络交换单元的设计 | 第55-58页 |
| ·微谐振器的工作原理 | 第55-56页 |
| ·全方向交换单元的设计 | 第56-57页 |
| ·方向受限交换单元的设计 | 第57-58页 |
| ·光交换网络的拓扑设计 | 第58-60页 |
| ·交换单元及网络性能分析 | 第60-62页 |
| ·微谐振器数目比较分析 | 第60页 |
| ·该网络功耗分析 | 第60-61页 |
| ·OPNET仿真分析 | 第61-62页 |
| ·本章小结 | 第62-63页 |
| 第五章 总结 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 攻读硕士学位期间发表论文 | 第68页 |
