摘要 | 第1-5页 |
Abstract | 第5-16页 |
第1章 引言 | 第16-25页 |
·集成电路随工艺尺寸缩小所面临的新问题 | 第16-18页 |
·自查错/纠错设计的出现 | 第18-19页 |
·自查错/纠错设计方法的研究现状 | 第19-23页 |
·错误探测结构的研究现状 | 第19-21页 |
·错误纠正方法的研究现状 | 第21-23页 |
·论文的主要内容和结构 | 第23-25页 |
·论文主要内容 | 第23-24页 |
·论文结构 | 第24-25页 |
第2章 错误探测方法及电路实现 | 第25-47页 |
·错误的产生和检测 | 第25-27页 |
·错误的产生 | 第25-26页 |
·延迟采样检测错误 | 第26-27页 |
·基于代表路径的错误探测结构(RPED) | 第27-36页 |
·代表路径 | 第27-28页 |
·代表路径的设计规则 | 第28-32页 |
·代表路径生成 | 第32-34页 |
·错误探测寄存器 | 第34-35页 |
·电路结构 | 第35-36页 |
·错误探测结构的时序规则 | 第36-38页 |
·EDS结构和RPED结构对比 | 第38-40页 |
·实验结果和分析 | 第40-46页 |
·实验平台 | 第40页 |
·实验结果 | 第40-46页 |
·本章小结 | 第46-47页 |
第3章 错误纠正方法及电路实现 | 第47-76页 |
·基本原理 | 第47-48页 |
·错误纠正的必要步骤 | 第47页 |
·衡量纠错单元设计的指标——平均错误恢复时间 | 第47-48页 |
·基于流水线停滞的纠错机制(PSEC) | 第48-63页 |
·基本原理 | 第48-49页 |
·电路实现 | 第49-51页 |
·错误恢复规则 | 第51-54页 |
·平均错误恢复时间的计算 | 第54-63页 |
·几种纠错方法的对比 | 第63-66页 |
·实验结果与分析 | 第66-75页 |
·实验内容 | 第66页 |
·实验平台 | 第66-68页 |
·实验结果和分析 | 第68-75页 |
·本章小结 | 第75-76页 |
第4章 延时故障概率模型 | 第76-109页 |
·延时故障概率的定义 | 第76页 |
·影响电路延时概率密度的因素 | 第76-89页 |
·输入跳变 | 第77-84页 |
·电源电压 | 第84-86页 |
·温度 | 第86-89页 |
·错误率函数 ER(TC) | 第89-94页 |
·实验结果与分析 | 第94-108页 |
·延时的模型计算结果的验证 | 第94-97页 |
·延时分布的模型计算结果的验证 | 第97-98页 |
·错误率模型计算结果的验证 | 第98-102页 |
·应用实例 | 第102-108页 |
·本章小结 | 第108-109页 |
第5章 提高吞吐率的判定准则 | 第109-123页 |
·吞吐率的一般表达式 | 第109-110页 |
·Cav为常数时的判定准则 | 第110-114页 |
·Cav不为常数时的判定准则 | 第114-115页 |
·几种特殊延时分布的判定准则 | 第115-119页 |
·实验结果与分析 | 第119-122页 |
·实验平台 | 第119-120页 |
·实验结果和分析 | 第120-122页 |
·本章小结 | 第122-123页 |
第6章 设计流程和设计实例 | 第123-134页 |
·自查错/纠错功能设计流程 | 第123-125页 |
·设计实例——OpenRisc1200 处理器 | 第125-133页 |
·时序分析 | 第125-127页 |
·错误率 ER(TC) | 第127-128页 |
·最大吞吐率以及时钟周期 | 第128页 |
·代表路径生成 | 第128-129页 |
·电路结构 | 第129-130页 |
·性能评估和物理实现 | 第130-133页 |
·本章小结 | 第133-134页 |
第7章 结论 | 第134-137页 |
·论文主要工作 | 第134-135页 |
·论文创新点 | 第135-136页 |
·未来研究方向 | 第136-137页 |
参考文献 | 第137-143页 |
致谢 | 第143-145页 |
附录 A 行波进位加法器延时分布的计算 | 第145-153页 |
附录 B ISCAS’89 benchmark 生成代表路径的实验数据 | 第153-159页 |
附录 C 延时故障概率模型的实验数据 | 第159-166页 |
个人简历、在学期间发表的学术论文与研究成果 | 第166页 |