四路E1接口MPEG2传输流反向复用的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-15页 |
| ·反向复用技术 | 第10-11页 |
| ·MPEG_2简介 | 第11-12页 |
| ·E1简介 | 第12-13页 |
| ·本文研究的背景 | 第13页 |
| ·本文研究的内容 | 第13-15页 |
| 第二章 基本原理 | 第15-33页 |
| ·El的帧结构及其应用 | 第15-20页 |
| ·语音信号数字化 | 第15页 |
| ·时分复用及30/32路PCM系统 | 第15-17页 |
| ·数字复接 | 第17-20页 |
| ·MPEG 2传输流语法结构及其接口简介 | 第20-25页 |
| ·MPEG—2简介 | 第21页 |
| ·传送流分组层 | 第21-23页 |
| ·MPEG_2/DVB接口 | 第23页 |
| ·同步并行接口(SPI) | 第23-24页 |
| ·同步串行接口(SSI) | 第24-25页 |
| ·异步串行接口(ASI) | 第25页 |
| ·基带传输的码型 | 第25-28页 |
| ·对传输码型的要求 | 第25-26页 |
| ·二元码 | 第26-27页 |
| ·三元码 | 第27-28页 |
| ·虚级联与LCAS协议 | 第28-29页 |
| ·SDRAM | 第29-33页 |
| 第三章 系统设计 | 第33-44页 |
| ·系统总体设计 | 第33-35页 |
| ·E1接口端的传输帧结构 | 第35-38页 |
| ·TSO时隙的传送格式 | 第35-37页 |
| ·TSI6时隙的传送格式 | 第37-38页 |
| ·高速数据发送接口模块 | 第38-40页 |
| ·发送队列管理模块和E1发送FIFO | 第38-39页 |
| ·E1发送接口 | 第39-40页 |
| ·接收方向功能结构 | 第40页 |
| ·E1接收接口模块和时钟提取电路 | 第40-42页 |
| ·延迟判断模块 | 第42-44页 |
| 第四章 系统的实现及测试 | 第44-58页 |
| ·VHDL设计大规模数字电路 | 第44页 |
| ·FPGA实现 | 第44-46页 |
| ·HDB3编解码的VHDL实现 | 第46-52页 |
| ·HDB3编码器的实现 | 第46-49页 |
| ·HDB3译码器的实现 | 第49-51页 |
| ·HDB3编解码器接口电路的实现 | 第51-52页 |
| ·SDRAM和对齐电路 | 第52-55页 |
| ·FPGA实现中遇到的问题 | 第55-56页 |
| ·时序电路图 | 第56-58页 |
| 参考文献 | 第58-59页 |
| 致谢 | 第59页 |
