新型数字化可编程频率合成器的设计与实现
| Abstract | 第1-9页 |
| 第1章 绪论 | 第9-15页 |
| ·引言 | 第9-10页 |
| ·频率合成技术综述 | 第10-12页 |
| ·频率合成技术的发展 | 第12-14页 |
| ·论文的章节结构 | 第14-15页 |
| 第2章 PLL频率合成技术性能研究 | 第15-29页 |
| ·PLL频率合成的原理与组成 | 第15-22页 |
| ·PLL频率合成的原理 | 第15页 |
| ·PLL频率合成的组成 | 第15-21页 |
| ·PLL的数学模型 | 第21-22页 |
| ·PLL的相位噪声分析 | 第22-28页 |
| ·概述 | 第22-23页 |
| ·PLL环路噪声抑制特性 | 第23-26页 |
| ·PLL相位噪声的来源 | 第26-27页 |
| ·PLL最佳环路带宽设计 | 第27-28页 |
| ·PLL的杂散特性分析 | 第28-29页 |
| 第3章 DDS频率合成技术性能研究 | 第29-41页 |
| ·DDS频率合成的原理与组成 | 第29-34页 |
| ·DDS的原理 | 第29-31页 |
| ·DDS的组成 | 第31-33页 |
| ·DDS的工作特点 | 第33-34页 |
| ·DDS的理想输出频谱 | 第34-35页 |
| ·DDS的杂散特性分析 | 第35-39页 |
| ·相位截断产生的杂散 | 第35-37页 |
| ·幅度量化产生的杂散 | 第37-38页 |
| ·DAC转换误差带来的杂散 | 第38-39页 |
| ·其他噪声源带来的杂散 | 第39页 |
| ·DDS的相位噪声特性分析 | 第39-41页 |
| 第4章 DDS+PLL系统设计 | 第41-47页 |
| ·系统指标要求 | 第41页 |
| ·DDS+PLL频率合成原理 | 第41-43页 |
| ·系统主要器件 | 第43-47页 |
| ·DDS9850芯片 | 第43-44页 |
| ·鉴相器MCD8825芯片 | 第44-45页 |
| ·压控振荡器MAX2622芯片 | 第45-46页 |
| ·液晶显示1602芯片 | 第46-47页 |
| 第5章 DDS+PLL系统方案的具体实施 | 第47-65页 |
| ·单片机控制系统的设计 | 第47-51页 |
| ·AT89C51单片机 | 第47页 |
| ·单片机控制的运用 | 第47-51页 |
| ·DDS+PLL系统杂散抑制方法 | 第51-53页 |
| ·DDS+PLL系统相位噪声降低方法 | 第53-57页 |
| ·环路滤波器参数的设计 | 第53-56页 |
| ·电源滤波 | 第56-57页 |
| ·设计中遇到的实际问题及解决方法 | 第57-59页 |
| ·在DDS设计中遇到的问题 | 第57-58页 |
| ·PCB电路板的设计 | 第58-59页 |
| ·实验结果分析 | 第59-63页 |
| ·设计的改进方案 | 第63-65页 |
| 第6章 结束语 | 第65-67页 |
| ·本文总结 | 第65-66页 |
| ·下一步展望 | 第66-67页 |
| 参考文献 | 第67-69页 |
| 附录 | 第69-76页 |
| 攻读学位期间公开发表论文 | 第76-77页 |
| 致谢 | 第77-78页 |
| 研究生履历 | 第78页 |
