| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-15页 |
| ·Turbo码及其译码研究现状 | 第8-12页 |
| ·Turbo码的算法研究 | 第8-11页 |
| ·Turbo码的硬件实现概况 | 第11-12页 |
| ·可编程逻辑器件发展状况及分类 | 第12-14页 |
| ·本论文研究内容与论文组织 | 第14-15页 |
| 第二章 Turbo码基本思想与编码结构 | 第15-23页 |
| ·Turbo码编码器结构 | 第15-16页 |
| ·分量码选择 | 第16页 |
| ·交织器原理 | 第16-21页 |
| ·分组交织器 | 第18-20页 |
| ·伪随机交织器 | 第20-21页 |
| ·删余的运用 | 第21-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 Turbo码纯整数LOG-MAP译码算法 | 第23-31页 |
| ·Turbo码译码器的基本结构 | 第23页 |
| ·MAP译码算法 | 第23-27页 |
| ·LOG-MAP译码算法 | 第27-28页 |
| ·新型纯整数LOG-MAP译码算法 | 第28-30页 |
| ·各算法性能的MATLAB仿真对比 | 第30页 |
| ·本章小结 | 第30-31页 |
| 第四章 纯整数LOG-HAP算法FPGA实现 | 第31-45页 |
| ·FPGA结构与设计开发流程 | 第31-34页 |
| ·Turbo码编码器FPGA实现方案 | 第34-39页 |
| ·子编码器的实现 | 第34页 |
| ·交织器实现 | 第34-37页 |
| ·删余模块实现 | 第37-39页 |
| ·Turbo码译码器FPGA实现方案 | 第39-44页 |
| ·译码器整体模块实现结构 | 第39-42页 |
| ·前(后)向状态矢量运算模块实现 | 第42-43页 |
| ·先验概率似然比运算模块实现 | 第43-44页 |
| ·本章小结 | 第44-45页 |
| 第五章 Turbo码译码器FPGA实现性能测试和分析 | 第45-53页 |
| ·编译码器仿真测试方案 | 第45-47页 |
| ·译码器测试系统的设计 | 第47-51页 |
| ·仿真测试结果统计分析 | 第51页 |
| ·本章小结 | 第51-53页 |
| 第六章 结论与展望 | 第53-56页 |
| ·本文工作总结 | 第53页 |
| ·设计中出现的问题及经验总结 | 第53-55页 |
| ·未来工作展望 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 致谢 | 第59-60页 |
| 攻读硕士期间完成的论文 | 第60页 |