FFT处理器的设计与实现
| 第一章 绪论 | 第1-16页 |
| ·FFT概述 | 第12-14页 |
| ·FFT算法概述 | 第12-13页 |
| ·FFT的算法实现方法 | 第13页 |
| ·FFT处理技术的现状 | 第13-14页 |
| ·课题的意义 | 第14-15页 |
| ·本文主要内容 | 第15页 |
| ·本章小结 | 第15-16页 |
| 第二章 傅立叶变换的快速算法及硬件结构的选择 | 第16-29页 |
| ·离散傅立叶变换 | 第16页 |
| ·快速傅立叶变换原理 | 第16-26页 |
| ·基-2FFT算法 | 第18-21页 |
| ·基-4快速傅立叶算法 | 第21-25页 |
| ·算法选择 | 第25-26页 |
| ·FFT处理器的硬件结构选择 | 第26-28页 |
| ·顺序处理 | 第26-27页 |
| ·级联处理 | 第27页 |
| ·并行迭代 | 第27页 |
| ·阵列结构 | 第27-28页 |
| ·本章小节 | 第28-29页 |
| 第三章 FFT处理器的运算单元的设计 | 第29-49页 |
| ·数字表示 | 第29-30页 |
| ·定点表示 | 第29-30页 |
| ·浮点表示 | 第30-31页 |
| ·负数的表示 | 第31-33页 |
| ·增量二进制表示 | 第32页 |
| ·符号数表示 | 第32-33页 |
| ·十六进制表示 | 第33页 |
| ·加法器的设计 | 第33-37页 |
| ·一位加法器 | 第33-34页 |
| ·4位加法器 | 第34页 |
| ·4位超前进位链的设计 | 第34-37页 |
| ·乘法器的设计 | 第37-47页 |
| ·一位无符号数乘法器 | 第37-39页 |
| ·阵列乘法器的设计 | 第39-46页 |
| ·4-2压缩器的设计示例 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 第四章 FFT处理器的设计与实现 | 第49-62页 |
| ·FFT处理器总体架构 | 第49-51页 |
| ·蝶形运算单元的设计 | 第51-54页 |
| ·地址发生器单元(AGU)的设计 | 第54-59页 |
| ·蝶形单元生成器 | 第55-56页 |
| ·级发生器 | 第56页 |
| ·级完成模块 | 第56-57页 |
| ·IO地址发生器 | 第57页 |
| ·基本序列发生器 | 第57-58页 |
| ·移位寄存器的设计 | 第58-59页 |
| ·ROM地址发生器 | 第59页 |
| ·控制器的设计 | 第59-61页 |
| ·RAM和ROM | 第61页 |
| ·本章小结 | 第61-62页 |
| 第五章 FFT控制器的实现 | 第62-68页 |
| ·FFT处理器FPGA的实现 | 第62-65页 |
| ·FPGA选型 | 第62-65页 |
| ·FFT处理器的综合 | 第65-66页 |
| ·结论 | 第66-67页 |
| ·展望 | 第67-68页 |
| 附录一 单双精度浮点数的IEEE标准格式 | 第68-69页 |
| 附录二 综合图 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 硕士期间发表的论文 | 第72页 |
