基于PDVQ算法的ASIC芯片及编码系统的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 研究背景介绍 | 第9-13页 |
| ·多媒体的发展与图像压缩 | 第9-10页 |
| ·PDVQ 系统简介 | 第10-11页 |
| ·论文内容提要 | 第11-13页 |
| 2 代码的优化及测试方案设计 | 第13-29页 |
| ·ASIC 设计方法简介 | 第13-16页 |
| ·ASIC 简介 | 第13-14页 |
| ·ASIC 设计流程 | 第14-16页 |
| ·RTL 代码检查与验证 | 第16-21页 |
| ·代码规范 | 第16-17页 |
| ·可综合设计 | 第17-18页 |
| ·验证 | 第18-21页 |
| ·仿真中的问题 | 第21-23页 |
| ·可测性设计 | 第23-29页 |
| ·各种测试方案的分析与比较 | 第23-24页 |
| ·扫描技术 | 第24-26页 |
| ·简单的功能测试方案 | 第26-29页 |
| 3 PDVQ 芯片的综合 | 第29-41页 |
| ·综合的概念 | 第29页 |
| ·环境设置 | 第29-30页 |
| ·约束 | 第30-32页 |
| ·约束对象 | 第30页 |
| ·约束设置 | 第30-32页 |
| ·PDVQ 芯片逻辑综合的基本流程 | 第32-35页 |
| ·ROM 和RAM 的编译 | 第35-37页 |
| ·综合中的一些问题及解决方法 | 第37-41页 |
| ·时序问题 | 第37-38页 |
| ·Latch 的处理 | 第38页 |
| ·不匹配问题 | 第38页 |
| ·宏单元的处理 | 第38页 |
| ·全局信号（高扇出信号）的处理 | 第38-39页 |
| ·综合后的门级仿真 | 第39-41页 |
| 4 PDVQ 芯片的后端设计 | 第41-51页 |
| ·布局布线 | 第41-45页 |
| ·数据准备 | 第41-42页 |
| ·布局规划 | 第42-43页 |
| ·宏单元放置 | 第43页 |
| ·标准单元的放置 | 第43-44页 |
| ·时钟树综合 | 第44页 |
| ·布线 | 第44-45页 |
| ·布局布线后的仿真验证 | 第45-51页 |
| ·寄生参数提取 | 第46-47页 |
| ·静态时序分析STA | 第47-48页 |
| ·仿真结果及芯片参数 | 第48-51页 |
| 5 基于PDVQ 芯片的自适应编码算法 | 第51-61页 |
| ·引言 | 第51页 |
| ·图像分析及分块尺寸的选取 | 第51-52页 |
| ·算法介绍 | 第52-55页 |
| ·图像块平滑度预测准则 | 第52-54页 |
| ·阈值选取 | 第54页 |
| ·算法流程 | 第54-55页 |
| ·实验结果与分析 | 第55-58页 |
| ·新算法与普通VQ 算法的比较 | 第55-57页 |
| ·新算法与PDVQ 的比较 | 第57-58页 |
| ·基于PDVQ 芯片的自适应编码系统 | 第58-61页 |
| 6 结论 | 第61-63页 |
| 致谢 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 发表论文 | 第67页 |
