| 摘要 | 第1-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 绪论 | 第12-24页 |
| 1．1 研究背景 | 第12-14页 |
| 1．1．1 应用对体系结构提出新的要求 | 第12-13页 |
| 1．1．2 VLSI技术的发展 | 第13页 |
| 1．1．3 高性能体系结构面临的问题 | 第13-14页 |
| 1．2 传统的高性能微处理器 | 第14-17页 |
| 1．2．1 高性能专用处理器 | 第15页 |
| 1．2．2 通用微处理器 | 第15-16页 |
| 1．2．3 DSP与可编程的媒体处理器 | 第16-17页 |
| 1．3 新型流体系结构的研究现状 | 第17-21页 |
| 1．3．1 基于片上存储的Viram体系结构 | 第17-18页 |
| 1．3．2 Tile体系结构的代表: RAW和TRIPS | 第18页 |
| 1．3．3 Imagine流处理器 | 第18-19页 |
| 1．3．4 流计算模型Score | 第19-20页 |
| 1．3．5 新型流体系结构小结 | 第20-21页 |
| 1．4 本文的主要工作与成果 | 第21-22页 |
| 1．5 论文结构 | 第22-24页 |
| 第二章 流体系结构系统模型 | 第24-35页 |
| 2．1 流处理模型 | 第24-26页 |
| 2．2 硬件结构模型 | 第26-28页 |
| 2．3 程序语言及程序设计模型 | 第28-30页 |
| 2．4 面向流体系结构模型的编译 | 第30-31页 |
| 2．5 流处理实例及与向量的比较 | 第31-34页 |
| 2．6 小结 | 第34-35页 |
| 第三章 MASA流处理器的内核 | 第35-62页 |
| 3．1 MASA的微体系结构 | 第35-38页 |
| 3．1．1 MASA的顶层功能模块及组织框架 | 第35-37页 |
| 3．1．2 三级存储带宽层次 | 第37页 |
| 3．1．3 三类并行模式 | 第37-38页 |
| 3．2 MASA的核心级指令集体系结构 | 第38-44页 |
| 3．2．1 MASA核心级指令集的选取 | 第38-39页 |
| 3．2．2 MASA数据类型 | 第39页 |
| 3．2．3 MASA核心级指令格式和指令类型 | 第39-44页 |
| 3．3 MASA的核心级流水线 | 第44-47页 |
| 3．3．1 指令执行流水线的组织结构 | 第44-45页 |
| 3．3．2 流数据访问流水线的组织结构 | 第45-46页 |
| 3．3．3 流水线的数据通路及其相关处理 | 第46-47页 |
| 3．4 运算簇模块的设计 | 第47-55页 |
| 3．4．1 运算簇中的寄存器文件和互连开关 | 第48-49页 |
| 3．4．2 ALU模块 | 第49-51页 |
| 3．4．3 MUL模块 | 第51-52页 |
| 3．4．4 DSQ模块 | 第52页 |
| 3．4．5 斗卜运算功能单元: SP、COM、JB/VAL | 第52-55页 |
| 3．5 微控制器模块的设计 | 第55-58页 |
| 3．5．1 微指令存储器 | 第55-56页 |
| 3．5．2 微控制寄存器文件和微控制器条件寄存器文件 | 第56-58页 |
| 3．5．4 流缓冲控制接口 | 第58页 |
| 3．6 流存储系统SRF的设计 | 第58-61页 |
| 3．7 小结 | 第61-62页 |
| 第四章 MASA关键执行机制及其设计实现 | 第62-73页 |
| 4．1 MASA条件流的执行机制 | 第62-66页 |
| 4．1．1 MASA条件流的原理 | 第62-64页 |
| 4．1．2 条件流的实现 | 第64-66页 |
| 4．2 MASA软件流水的执行机制 | 第66-68页 |
| 4．2．1 软件流水 | 第66-67页 |
| 4．2．2 MASA软件流水的硬件支撑 | 第67-68页 |
| 4．3 MASA流寄存器文件的仲裁调度 | 第68-71页 |
| 4．3．1 SRF控制器的仲裁控制 | 第68页 |
| 4．3．2 仲裁算法选取 | 第68-71页 |
| 4．4 小结 | 第71-73页 |
| 第五章 MASA对多态流的支持 | 第73-80页 |
| 5．1 多态流的原理 | 第73-74页 |
| 5．2 支持多态流的硬件改进 | 第74-76页 |
| 5．3 支持多态流的执行模式 | 第76-79页 |
| 5．3 小结 | 第79-80页 |
| 第六章 MASA内核的FPGA设计方案及实现 | 第80-87页 |
| 6．1 MASA的FPGA设计方法 | 第80-82页 |
| 6．1．1 FPGA实现方案的选取 | 第80-81页 |
| 6．1．2 模块化设计方法 | 第81-82页 |
| 6．1．3 增量设计方法 | 第82页 |
| 6．2 MASA的FPGA实现结果 | 第82-87页 |
| 6．2．1 功能模块的 FPGA实现 | 第83-84页 |
| 6．2．2 映射及布局布线结果 | 第84-85页 |
| 6．2．3 关键路径分析和讨论 | 第85-87页 |
| 第七章 应用映射及系统评测 | 第87-98页 |
| 7．1 MASA模拟器的结构 | 第87-88页 |
| 7．2 流程序映射实例: Reed-Solonmon(RS)解码 | 第88-92页 |
| 7．3 MASA核心级体系结构系统评测 | 第92-97页 |
| 7．4 小结 | 第97-98页 |
| 第八章 结论 | 第98-100页 |
| 致谢 | 第100-101页 |
| 参考文献 | 第101-105页 |
| 作者在学期间取得的学术成果 | 第105-106页 |
| 附录A MASA核心指令的域及子域划分 | 第106-110页 |
| 附录B 条件流指令功能的伪代码描述 | 第110-111页 |
