| 摘要 | 第1-3页 |
| ABSTRACT | 第3-4页 |
| 目录 | 第4-6页 |
| 第一章 绪论 | 第6-13页 |
| 1．1 频率合成技术概述 | 第6-8页 |
| 1．2 直接数字频率合成技术的应用与现状 | 第8-9页 |
| 1．3 信号发生器概况 | 第9-12页 |
| 1．3．1 信号发生器分类 | 第9-10页 |
| 1．3．2 各类信号发生器特点 | 第10-12页 |
| 1．4 本文的主要研究内容 | 第12页 |
| 本章小节 | 第12-13页 |
| 第二章 直接数字频率合成 | 第13-33页 |
| 2．1 数字式波形生成的基础知识 | 第13-17页 |
| 2．1．1 存储器与波形数据 | 第13-14页 |
| 2．1．2 波形发生器的系统组成 | 第14页 |
| 2．1．3 采用DDS方式的波形发生器 | 第14-15页 |
| 2．1．4 DDS设计中的参数选择 | 第15-17页 |
| 2．2 直接数字频率合成的数学综合 | 第17-19页 |
| 2．3 DDS的频谱分析 | 第19-29页 |
| 2．3．1 理想频谱分析 | 第19-22页 |
| 2．3．2 杂散分析 | 第22-29页 |
| 2．4 DDS杂散消除方法及分析 | 第29-32页 |
| 本章小节 | 第32-33页 |
| 第三章 EDA简介与PLD基础 | 第33-43页 |
| 3．1 EDA简介 | 第33-34页 |
| 3．2 PLD发展历程及概述 | 第34-36页 |
| 3．3 PLD开发过程 | 第36-39页 |
| 3．3．1 输入(Design Input) | 第36-37页 |
| 3．3．2 综合(Synthesis) | 第37页 |
| 3．3．3 适配(Filter) | 第37-38页 |
| 3．3．4 仿真(Simulation) | 第38页 |
| 3．3．5 编程(Program) | 第38-39页 |
| 3．4 硬件描述语言(HDL) | 第39-41页 |
| 3．4．1 VHDL语言 | 第39-40页 |
| 3．4．2 Verilog HDL语言 | 第40-41页 |
| 3．5 开发软件 | 第41-42页 |
| 本章小节 | 第42-43页 |
| 第四章 扫频信号发生器的设计与实现 | 第43-61页 |
| 4．1 系统硬件设计 | 第43-51页 |
| 4．1．1 总体介绍 | 第43-44页 |
| 4．1．2 微控制器 | 第44-45页 |
| 4．1．3 DDS模块的CPLD实现 | 第45-47页 |
| 4．1．4 微控制器与CPLD之间的信号传递 | 第47-48页 |
| 4．1．5 键盘与显示模块 | 第48-49页 |
| 4．1．6 波表存储器 | 第49-51页 |
| 4．2 系统软件设计 | 第51-59页 |
| 4．2．1 C51简介 | 第51-52页 |
| 4．2．2 软件总体设计流程 | 第52-53页 |
| 4．2．3 主程序模块 | 第53-54页 |
| 4．2．4 系统初始化模块 | 第54-55页 |
| 4．2．5 定时／计数中断处理模块 | 第55-58页 |
| 4．2．6 键盘扫描模块 | 第58页 |
| 4．2．7 键值处理模块 | 第58-59页 |
| 4．2．8 显示处理模块和显示模块 | 第59页 |
| 本章小节 | 第59-61页 |
| 第五章 DDS的CPLD实现 | 第61-75页 |
| 5．1 CPLD实现功能简介 | 第61-62页 |
| 5．2 CPLD综合 | 第62-63页 |
| 5．3 CPLD数字系统设计 | 第63-73页 |
| 5．3．1 ispDesignEXPERT集成开发环境介绍 | 第63-65页 |
| 5．3．2 各模块描述 | 第65-73页 |
| 本章小节 | 第73-75页 |
| 第六章 结束语 | 第75-77页 |
| 参考文献 | 第77-81页 |
| 附录一 攻读硕士学位期间科研情况 | 第81-82页 |
| 1．参与课题 | 第81页 |
| 2．发表文章 | 第81-82页 |
| 附录二 扫频信号发生器电路原理图 | 第82-84页 |
| 致谢 | 第84-85页 |