| 第一章 绪论 | 第1-9页 |
| 1．1 本文研究的背景及意义 | 第7-8页 |
| 1．2 本文的工作 | 第8-9页 |
| 第二章 雷达数字通用接收机的总体方案设计 | 第9-21页 |
| 2．1 雷达数字通用接收机的功能、指标 | 第9-11页 |
| 2．1．1 “基本雷达/雷达干扰实验仪”的结构组成 | 第9-10页 |
| 2．1．2 雷达数字通用接收机的主要功能 | 第10页 |
| 2．1．3 雷达数字通用接收机的主要指标 | 第10-11页 |
| 2．2 雷达数字通用接收机的基本结构设计 | 第11-14页 |
| 2．2．1 数字接收机基本结构 | 第11-12页 |
| 2．2．2 雷达数字通用接收机的总体结构 | 第12-13页 |
| 2．2．3 雷达数字通用接收机的工作原理 | 第13-14页 |
| 2．3 雷达数字通用接收机主要器件选型 | 第14-20页 |
| 2．3．1 运算速度与存储空间的估计 | 第14-15页 |
| 2．3．2 ADSP-21262的性能特点 | 第15-20页 |
| 本章小结 | 第20-21页 |
| 第三章 雷达数字通用接收机的软硬件设计 | 第21-51页 |
| 3．1 雷达数字通用接收机各电路单元设计 | 第21-27页 |
| 3．1．1 模拟电路单元 | 第21-23页 |
| 3．1．2 模数、数模变换及其缓存和控制电路 | 第23-25页 |
| 3．1．3 信号处理器及周边电路 | 第25-26页 |
| 3．1．4 接收机电源电路 | 第26-27页 |
| 3．2 雷达数字通用接收机的控制及接口设计 | 第27-34页 |
| 3．2．1 复位、采样时钟、地址、读写使能及中断信号的产生 | 第28-30页 |
| 3．2．2 数据通道的产生 | 第30-33页 |
| 3．2．3 通用接收机各接口地址分配 | 第33-34页 |
| 3．3 雷达数字通用接收机的信号处理算法 | 第34-36页 |
| 3．4 雷达数字通用接收机的软件模块设计 | 第36-48页 |
| 3．4．1 主程序流程 | 第36-38页 |
| 3．4．2 处理器内部资源安排 | 第38-39页 |
| 3．4．3 子程序接口 | 第39-41页 |
| 3．4．4 实验方案与参数的传递 | 第41-48页 |
| 3．5 部分实测波形 | 第48-50页 |
| 本章小结 | 第50-51页 |
| 第四章 ADSP-21262的SPI加载 | 第51-62页 |
| 4．1 ADSP-21262进行SPI加载需注意问题 | 第51-53页 |
| 4．2 串行存储芯片AT25HP512 | 第53-57页 |
| 4．3 引导文件写入FLASH | 第57-61页 |
| 4．3．1 引导文件结构 | 第57-59页 |
| 4．3．2 引导文件写入AT25HP512 | 第59-61页 |
| 本章小结 | 第61-62页 |
| 结束语 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-66页 |
| 研究成果 | 第66-67页 |
| 附录 | 第67页 |
