| 第一章 绪论 | 第1-11页 |
| ·数字系统设计发展现状 | 第7页 |
| ·可编程逻辑器件及其发展 | 第7-10页 |
| ·PAL(Programmable Array Logic) | 第7-8页 |
| ·GAL(Generic Array Logic) | 第8页 |
| ·EPLD(Erasable Programmable Logic Devices) | 第8页 |
| ·FPGA(Filed Programmable Gate Array) | 第8页 |
| ·FPGA 的优点 | 第8-9页 |
| ·Xilinx FPGA 发展前景 | 第9-10页 |
| ·论文的意义及主要研究内容 | 第10-11页 |
| 第二章 可编程逻辑器件 FPGA | 第11-17页 |
| ·Xilinx FPGA 原理结构 | 第11-14页 |
| ·可配置存储器 | 第12页 |
| ·可配置逻辑块 | 第12-13页 |
| ·输入/输出块 | 第13-14页 |
| ·可编程内部连线 | 第14页 |
| ·Xilinx FPGA 开发系统 | 第14-16页 |
| ·设计输入 | 第14-15页 |
| ·设计实现 | 第15-16页 |
| ·设计仿真 | 第16页 |
| ·小结 | 第16-17页 |
| 第三章 硬件描述语言 | 第17-25页 |
| ·ABEL-HDL 硬件描述语言 | 第17-21页 |
| ·ABEL 语言基本结构 | 第17-19页 |
| ·逻辑描述方式 | 第19-21页 |
| ·VHDL 硬件描述语言 | 第21-24页 |
| ·VHDL 语言基本结构 | 第21-22页 |
| ·结构体的描述方式 | 第22-23页 |
| ·自上而下(TOP DOWN)的设计方法 | 第23-24页 |
| ·小结 | 第24-25页 |
| 第四章 八位微处理器的设计与实现 | 第25-46页 |
| ·结构与性能要求 | 第25-27页 |
| ·mper8 微处理器的结构 | 第25-26页 |
| ·mper8 微处理器性能要求 | 第26-27页 |
| ·指令系统与指令的执行 | 第27-31页 |
| ·指令系统 | 第27-29页 |
| ·指令的执行 | 第29-31页 |
| ·meper8 微处理器的设计要点 | 第31-42页 |
| ·寄存器集 | 第31-32页 |
| ·算术逻辑单元 | 第32-34页 |
| ·地址产生电路 | 第34-36页 |
| ·数据总线与指令寄存器 | 第36-37页 |
| ·输入/输出 | 第37页 |
| ·中断处理 | 第37-38页 |
| ·复位与时钟 | 第38-39页 |
| ·指令译码器与控制器 | 第39-42页 |
| ·在 FPGA XC4005XL 上的实现 | 第42-45页 |
| ·小结 | 第45-46页 |
| 第五章 基于 EDA 技术的数字信号处理研究 | 第46-52页 |
| ·数字信号处理 | 第46页 |
| ·数字滤波器 | 第46-48页 |
| ·滤波原理 | 第47-48页 |
| ·滤波器的分类 | 第48页 |
| ·FIR 滤波器 | 第48-49页 |
| ·FIR 滤波器用 FPGA 实现的数学模型 | 第49-51页 |
| ·分布式算法基本数学模型 | 第49-50页 |
| ·分布式算法的改进 | 第50-51页 |
| ·小结 | 第51-52页 |
| 第六章 基于 FPGA 的 FIR 滤波器的设计 | 第52-63页 |
| ·FIR 滤波器的设计 | 第52-57页 |
| ·时序控制模块 | 第53页 |
| ·并串转换模块 | 第53页 |
| ·串行延时模块 | 第53-54页 |
| ·系数查找表模块 | 第54-57页 |
| ·移位相加模块 | 第57页 |
| ·锁存输出模块 | 第57页 |
| ·低通 FIR 滤波器的实验 | 第57-58页 |
| ·实验内容 | 第57-58页 |
| ·实验结论 | 第58页 |
| ·设计中关键技术的改进 | 第58-61页 |
| ·改进 | 第58-61页 |
| ·结论 | 第61页 |
| ·低成本高速数字滤波器的可行性分析 | 第61页 |
| ·小结 | 第61-63页 |
| 第七章 结论 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 发表论文和参加科研情况说明 | 第67-68页 |
| 致谢 | 第68页 |
