基于PCI总线的GPIB控制器的设计
| 第一章 前言 | 第1-11页 |
| ·基于PCI总线的GPIB控制器的意义 | 第8-9页 |
| ·设计的总体思路 | 第9-10页 |
| ·设计的主要任务和本文章节的安排 | 第10-11页 |
| 第二章 PCI局部总线 | 第11-19页 |
| ·PCI总线的系统结构 | 第11-12页 |
| ·PCI总线的优点 | 第12-13页 |
| ·信号定义 | 第13-19页 |
| ·系统引脚 | 第14-15页 |
| ·地址和数据引脚 | 第15页 |
| ·接口控制引脚 | 第15-16页 |
| ·仲裁管脚(只用于总线主控器) | 第16页 |
| ·出错报告引脚 | 第16页 |
| ·中断引脚 | 第16-17页 |
| ·其它可选引脚 | 第17页 |
| ·机械规范 | 第17-19页 |
| 第三章 CPLD的开发技术及应用 | 第19-25页 |
| ·CPLD的ISP(在系统可编程)技术 | 第19-21页 |
| ·基于CPLD的逻辑电路设计方法 | 第21-22页 |
| ·数字系统结构 | 第21页 |
| ·设计流程 | 第21-22页 |
| ·设计描述方式 | 第22页 |
| ·Verilog HDL硬件描述语言 | 第22-24页 |
| ·课题开发环境 | 第24-25页 |
| 第四章 用CPLD实现PCI接口功能 | 第25-47页 |
| ·通用PCI总线接口 | 第25-26页 |
| ·PCI接口逻辑的模块描述 | 第26-34页 |
| ·顶层模块 | 第26-28页 |
| ·状态机模块 | 第28-30页 |
| ·GLUE模块 | 第30-31页 |
| ·BASE_ADDR_CHK模块 | 第31页 |
| ·GEN_PAR模块分析 | 第31-32页 |
| ·TIMEOUT_CHK模块 | 第32-33页 |
| ·配置空间模块 | 第33-34页 |
| ·PCI必备功能的实现 | 第34-41页 |
| ·复用信号的分离锁存 | 第34-35页 |
| ·地址址锁定和地址解码 | 第35-36页 |
| ·配置空间的实现 | 第36-39页 |
| ·配置交易时序的实现 | 第39-40页 |
| ·存储器交易时序的实现 | 第40页 |
| ·防止目标设备独占总线 | 第40-41页 |
| ·奇偶校验信号的产生 | 第41页 |
| ·仿真与验证 | 第41-42页 |
| ·实现PCI总线接口的器件 | 第42-47页 |
| ·概述 | 第42-43页 |
| ·GLB的结构 | 第43-47页 |
| 第五章 GPIB协议简介 | 第47-51页 |
| ·GPIB的历史 | 第47页 |
| ·GPIB总线简介 | 第47-48页 |
| ·GPIB接口功能的设置 | 第48-49页 |
| ·GPIB握手协议 | 第49-50页 |
| ·GPIB寻址 | 第50-51页 |
| 第六章 GPIB接口的实现 | 第51-56页 |
| ·GPIB接口协议和GPIB母线收发 | 第51-52页 |
| ·TMS9914读写控制时序地实现 | 第52-56页 |
| ·addr_decode模块 | 第53页 |
| ·gen_9914模块 | 第53-54页 |
| ·gen_rdy模块 | 第54页 |
| ·读写时序的仿真波形 | 第54-56页 |
| 第七章 总结 | 第56-57页 |
| 参考文献 | 第57-58页 |
| 致谢 | 第58-59页 |
| 附录 | 第59-62页 |
