基于FPGA的高性能加解密系统的设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·研究背景 | 第10-11页 |
| ·加密技术简介及发展现状 | 第11-12页 |
| ·FPGA在嵌入式应用中的优点 | 第12-13页 |
| ·课题来源及意义 | 第13-14页 |
| ·论文研究内容及组织结构 | 第14-16页 |
| 第2章 系统相关关键技术研究 | 第16-28页 |
| ·混沌与混沌系统 | 第16-19页 |
| ·混沌的基本概念 | 第16-17页 |
| ·混沌的特征 | 第17-18页 |
| ·混沌系统的判别 | 第18-19页 |
| ·混沌原理在密码学中的应用 | 第19-22页 |
| ·混沌理论与密码学的联系 | 第19-20页 |
| ·混沌加密技术的分析比较 | 第20-22页 |
| ·Shuffle-Exchange网络结构及原理 | 第22-24页 |
| ·FPGA的基本原理 | 第24-26页 |
| ·本章小结 | 第26-28页 |
| 第3章 系统的总体设计方案 | 第28-42页 |
| ·银行综合业务处理系统中安全性问题 | 第28-29页 |
| ·系统的总体设计 | 第29-33页 |
| ·系统的硬件设计方案 | 第30-32页 |
| ·系统的软件设计方案 | 第32-33页 |
| ·系统的硬件选型 | 第33-36页 |
| ·混沌加密算法的确立 | 第36-41页 |
| ·混沌加密中有限精度的问题 | 第36页 |
| ·现有加密方案分析 | 第36-38页 |
| ·本系统加密方案的设计 | 第38-41页 |
| ·本章小结 | 第41-42页 |
| 第4章 系统的具体实现 | 第42-62页 |
| ·FPGA上核心硬件电路的设计实现 | 第42-51页 |
| ·SE网络硬件电路实现 | 第42-45页 |
| ·加密算法模块的实现 | 第45-48页 |
| ·时序控制相关部分的实现 | 第48-51页 |
| ·硬件平台上其他模块的构建实现 | 第51-55页 |
| ·其他硬件模块的总体结构 | 第51-53页 |
| ·VGA显示接口模块的实现 | 第53-54页 |
| ·GPIO单元的实现 | 第54-55页 |
| ·软件相关部分的设计实现 | 第55-61页 |
| ·SE网络的控制 | 第55-57页 |
| ·加解密相关的控制 | 第57-59页 |
| ·网络通信的实现 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第5章 系统的验证与测试 | 第62-70页 |
| ·硬件电路模块的仿真验证 | 第62-65页 |
| ·加密模块功能仿真 | 第62-63页 |
| ·SE网络功能仿真 | 第63-64页 |
| ·时序控制功能仿真 | 第64-65页 |
| ·验证平台的构建 | 第65-66页 |
| ·集成测试与性能分析 | 第66-70页 |
| 第6章 总结和展望 | 第70-72页 |
| ·总结 | 第70-71页 |
| ·未来的工作及展望 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-76页 |
| 攻读硕士期间参加的项目 | 第76页 |
