| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·课题背景 | 第8页 |
| ·本课题研究的目的及意义 | 第8-9页 |
| ·相关技术的发展 | 第9-11页 |
| ·本文主要内容和组织结构 | 第11-12页 |
| 第2章 SoC验证系统的硬件设计 | 第12-31页 |
| ·验证系统的结构设计 | 第12-13页 |
| ·验证系统电路原理图设计 | 第13-24页 |
| ·设计保证规则 | 第13-14页 |
| ·工具的使用 | 第14页 |
| ·验证系统的设计 | 第14-24页 |
| ·验证系统的PCB设计 | 第24-30页 |
| ·布局 | 第24-25页 |
| ·布线 | 第25页 |
| ·工具的选择与设置 | 第25-26页 |
| ·板子的层叠设计 | 第26-27页 |
| ·板图的设计 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 SoC验证系统接口控制IP的设计 | 第31-43页 |
| ·引言 | 第31页 |
| ·平台接口中UART的设计调试 | 第31-34页 |
| ·片外异步SRAM控制器的设计调试 | 第34-37页 |
| ·片外异步SRAM读周期的时序操作 | 第34-35页 |
| ·片外异步SRAM写周期的时序操作 | 第35-36页 |
| ·片外异步SRAM读写周期的控制设计 | 第36-37页 |
| ·I~2S接口的设计 | 第37-42页 |
| ·I~2S接口原理 | 第37-38页 |
| ·I~2S接口设计 | 第38-42页 |
| ·本章小结 | 第42-43页 |
| 第4章 基于SoC验证系统的IP的设计与验证 | 第43-55页 |
| ·去块滤波器IP的设计 | 第43-48页 |
| ·去块滤波器的工作原理 | 第43-45页 |
| ·去块滤波器IP的体系结构 | 第45页 |
| ·去块滤波器IP的内部模块的接口信号及内部控制过程 | 第45-48页 |
| ·FPGA验证方案 | 第48页 |
| ·GAMMA滤波器IP设计 | 第48-53页 |
| ·GAMMA滤波器IP的工作原理 | 第49-50页 |
| ·GAMMA滤波器IP的体系结构 | 第50页 |
| ·GAMMA滤波器IP的接口信号 | 第50-53页 |
| ·GAMMA滤波器IP的总线适配器接口信号 | 第53页 |
| ·FPGA验证方案 | 第53页 |
| ·本章小结 | 第53-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 攻读学位期间发表的学术论文 | 第59-61页 |
| 致谢 | 第61页 |