基于FPGA的空时分组码的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-15页 |
| ·课题研究背景 | 第10-11页 |
| ·空时编码的研究现状 | 第11-12页 |
| ·实现空时分组码的主要难点 | 第12-13页 |
| ·课题研究的主要内容 | 第13-15页 |
| 第2章 衰落信道与分集技术 | 第15-25页 |
| ·小尺度衰落信道 | 第15-16页 |
| ·平坦衰落信道和频率选择性衰落信道 | 第15-16页 |
| ·快衰信道和慢衰信道 | 第16页 |
| ·标量信道和矢量信道 | 第16页 |
| ·衰落信道的统计模型 | 第16-23页 |
| ·瑞利衰落模型 | 第17-18页 |
| ·莱斯衰落模型 | 第18-19页 |
| ·Nakagami-m衰落模型 | 第19-23页 |
| ·分集技术 | 第23-25页 |
| 第3章 空时分组码的原理及其算法 | 第25-36页 |
| ·Alamouti空时编译码结构及原理 | 第25-28页 |
| ·Alamouti空时编码 | 第25-26页 |
| ·Alamouti空时译码 | 第26-28页 |
| ·空时分组码 | 第28-33页 |
| ·空时分组码编码器 | 第28-32页 |
| ·空时分组码译码器 | 第32-33页 |
| ·空时分组码性能分析 | 第33-36页 |
| ·不同调制方式下的性能仿真 | 第33-34页 |
| ·相同速率下的性能仿真 | 第34-36页 |
| 第4章 空时分组码的硬件实现 | 第36-57页 |
| ·系统硬件平台简介 | 第36-38页 |
| ·空时分组码编码器的实现 | 第38-49页 |
| ·m序列的生成 | 第39-42页 |
| ·MPSK调制的实现 | 第42-45页 |
| ·空时编码矩阵的实现 | 第45-46页 |
| ·脉冲成形滤波器 | 第46-49页 |
| ·空时分组码译码的实现 | 第49-55页 |
| ·算法的简化 | 第50-53页 |
| ·译码器的实现 | 第53-55页 |
| ·编译码数据在衰落信道中的传输 | 第55-57页 |
| 第5章 基于FPGA的系统性能测试 | 第57-61页 |
| ·系统性能测试方案 | 第57-58页 |
| ·系统性能仿真分析 | 第58-61页 |
| ·瑞利信道下的性能仿真 | 第58-60页 |
| ·Nakagami-m信道下的性能仿真 | 第60-61页 |
| 第6章 结论 | 第61-63页 |
| 参考文献 | 第63-66页 |
| 攻读学位期间获得的研究成果 | 第66-67页 |
| 致谢 | 第67-68页 |
| 研究生履历 | 第68-69页 |
