| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-19页 |
| 1.1 研究背景 | 第14-15页 |
| 1.1.1 多核阵列的优势 | 第14页 |
| 1.1.2 多核阵列架构 | 第14-15页 |
| 1.2 国内外研究现状 | 第15-17页 |
| 1.3 本文的主要研究内容 | 第17-18页 |
| 1.4 论文结构安排 | 第18-19页 |
| 第二章 多核阵列设计基础 | 第19-29页 |
| 2.1 NoC架构概述 | 第19-22页 |
| 2.1.1 拓扑结构 | 第19-21页 |
| 2.1.2 交换机制 | 第21页 |
| 2.1.3 路由算法 | 第21-22页 |
| 2.1.4 信道 | 第22页 |
| 2.2 网络编码原理 | 第22-26页 |
| 2.2.1 网络编码的定义 | 第22-23页 |
| 2.2.2 网络编码的构造 | 第23-26页 |
| 2.3 FPGA可重构技术 | 第26-28页 |
| 2.3.1 可重构的优点 | 第26-27页 |
| 2.3.2 可重构的实现方案 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 无线NoC架构设计 | 第29-52页 |
| 3.1 蜂窝NoC架构 | 第29-42页 |
| 3.1.1 Z-X-Y最短路径路由算法 | 第30-33页 |
| 3.1.2 蜂窝拓扑平均最短距离 | 第33-37页 |
| 3.1.3 蝶形网络编码场景 | 第37-38页 |
| 3.1.4 有线无线结合传输 | 第38-42页 |
| 3.2 蜂窝NoC硬件设计 | 第42-51页 |
| 3.2.1 数据包帧结构与控制信号帧结构 | 第42-44页 |
| 3.2.2 路由节点硬件设计 | 第44-50页 |
| 3.2.3 PE的硬件设计 | 第50-51页 |
| 3.3 本章小结 | 第51-52页 |
| 第四章 面向低复杂度的NoC可重构设计 | 第52-71页 |
| 4.1 无线NoC中路由节点可重构设计策略 | 第52-58页 |
| 4.1.1 异构路由节点网络模型 | 第53-54页 |
| 4.1.2 路由节点可重构的收益与开销 | 第54-58页 |
| 4.2 蜂窝NoC中异构路由节点的分类映射算法 | 第58-64页 |
| 4.2.1 分类映射算法 | 第58-61页 |
| 4.2.2 分类映射算法的仿真 | 第61-64页 |
| 4.3 蜂窝NoC中可重构硬件设计 | 第64-70页 |
| 4.3.1 异构路由节点的硬件设计 | 第64-68页 |
| 4.3.2 可重构控制部分硬件设计 | 第68-70页 |
| 4.4 本章小结 | 第70-71页 |
| 第五章 基于FPGA的无线NoC平台设计与测试验证 | 第71-87页 |
| 5.1 无线NoC平台设计 | 第71-74页 |
| 5.1.1 NoC参数配置模块 | 第72-73页 |
| 5.1.2 NoC性能统计模块 | 第73-74页 |
| 5.2 基于网络编码的蜂窝NoC架构性能分析 | 第74-78页 |
| 5.2.1 网络平均延时 | 第75-77页 |
| 5.2.2 复杂度 | 第77-78页 |
| 5.2.3 功耗 | 第78页 |
| 5.3 蜂窝NoC中可重构设计的测试分析 | 第78-86页 |
| 5.3.1 NoC可重构的可行性 | 第79-84页 |
| 5.3.2 异构路由节点的资源节约 | 第84-86页 |
| 5.3.3 NoC可重构的开销 | 第86页 |
| 5.4 本章小结 | 第86-87页 |
| 第六章 全文总结和展望 | 第87-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-94页 |
| 攻硕期间的研究成果 | 第94页 |