高速数传基带板及串行接口的设计
| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第8-16页 |
| 1.1 研究背景 | 第8-10页 |
| 1.2 国内外发展状况 | 第10-12页 |
| 1.2.1 国际发展状况 | 第10-11页 |
| 1.2.2 国内发展状况 | 第11-12页 |
| 1.3 RapidIO 与传统总线结构比较 | 第12-14页 |
| 1.3.1 其它互联技术简介 | 第12-14页 |
| 1.4 论文的研究内容与框架结构 | 第14-16页 |
| 第二章 RapidIO 体系结构和关键技术的研究 | 第16-44页 |
| 2.1 RapidIO 层次结构 | 第16-19页 |
| 2.1.1 控制操作概述 | 第17-18页 |
| 2.1.2 包格式 | 第18-19页 |
| 2.2 各层研究与操作 | 第19-42页 |
| 2.2.1 逻辑层研究 | 第19-30页 |
| 2.2.2 传输层的研究 | 第30-32页 |
| 2.2.3 物理层 | 第32-42页 |
| 2.3 小结 | 第42-44页 |
| 第三章 基带板的设计与研究 | 第44-58页 |
| 3.1 平台原理图及核心器件介绍 | 第44-47页 |
| 3.1.1 原理图的设计 | 第44-45页 |
| 3.1.2 核心器件介绍 | 第45-47页 |
| 3.2 模块设计 | 第47-56页 |
| 3.2.1 核心模块设计 | 第47-52页 |
| 3.2.2 时钟模块 | 第52-54页 |
| 3.2.3 电源模块 | 第54-56页 |
| 3.3 小结 | 第56-58页 |
| 第四章 设计验证 | 第58-72页 |
| 4.1 链路初始化 | 第58-64页 |
| 4.1.1 通道对齐状态机 | 第58-60页 |
| 4.1.2 通道同步状态机 | 第60-62页 |
| 4.1.3 主状态机的设计 | 第62-64页 |
| 4.2 通道的设计 | 第64页 |
| 4.3 差错管理 | 第64-68页 |
| 4.3.1 接收方差错恢复 | 第65-66页 |
| 4.3.2 发送差错恢复 | 第66-68页 |
| 4.4 流量控制 | 第68-69页 |
| 4.5 串行 RapidIO 系统的应用 | 第69-71页 |
| 4.6 小结 | 第71-72页 |
| 第五章 总结和展望 | 第72-74页 |
| 致谢 | 第74-76页 |
| 参考文献 | 第76-80页 |
