| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 1 绪论 | 第9-13页 |
| ·波形发生器的概述 | 第9-10页 |
| ·国内外发展状况 | 第10-11页 |
| ·课题研究目的 | 第11-12页 |
| ·本课题的主要研究内容、途径及论文内容安排 | 第12-13页 |
| 2 SOPC 系统扼要简述和系统总体方案的设计 | 第13-26页 |
| ·基于NIOS II 的SOPC 片上系统设计 | 第13-22页 |
| ·SOPC 系统的开发流程 | 第14-15页 |
| ·Nios II 软核处理器简介 | 第15-16页 |
| ·Avalon 总线简介 | 第16-18页 |
| ·HAL 系统库 | 第18-22页 |
| ·SOPC 技术在任意波形发生器的应用 | 第22-23页 |
| ·系统总设计方案和实现原理 | 第23-24页 |
| ·系统的片外设备设计 | 第24页 |
| ·系统的片上系统设计 | 第24页 |
| ·系统的基本功能和性能指标 | 第24-26页 |
| ·基本功能 | 第24-25页 |
| ·性能指标 | 第25-26页 |
| 3 FPGA 中逻辑实现DDS 模块 | 第26-40页 |
| ·DDS 技术简介 | 第26页 |
| ·DDS 技术在波形发生器中的应用和构成 | 第26-27页 |
| ·实现DDS 的三种技术方案 | 第27-28页 |
| ·基于VERILOG HDL 的DDS 模块设计 | 第28-37页 |
| ·相位累加器 | 第28-30页 |
| ·相位码一幅度码变换电路 | 第30-31页 |
| ·相位码一幅度码转换的压缩编码方案 | 第31-34页 |
| ·顶层模块DDS 的Verilog HDL 语言描述 | 第34-37页 |
| ·DDS 模块的仿真结果 | 第37-40页 |
| 4 系统的硬件电路设计 | 第40-52页 |
| ·系统主芯片的选择 | 第40-41页 |
| ·外围电路 | 第41-50页 |
| ·FLASH 电路设计 | 第41页 |
| ·SDRAM 存储器电路设计 | 第41-42页 |
| ·串行配制器件EPC54 电路设计 | 第42-43页 |
| ·R5232 串口电路设计 | 第43页 |
| ·晶振及电源电路设计 | 第43-44页 |
| ·键盘接口电路和控制器设计 | 第44-48页 |
| ·LCD 电路设计 | 第48页 |
| ·D/A 转换电路设计 | 第48-50页 |
| ·放大电路 | 第50-52页 |
| 5 系统集成与软件部分设计 | 第52-68页 |
| ·NIOSII 系统的定制 | 第52-59页 |
| ·搭建NiosII 系统 | 第52-55页 |
| ·添加PLL 模块 | 第55-56页 |
| ·添加DDS 模块 | 第56-57页 |
| ·按键去抖模块 | 第57-59页 |
| ·系统软件的开发 | 第59-66页 |
| ·软件部分设计流程图 | 第59-61页 |
| ·键盘中断 | 第61-64页 |
| ·串口通讯和数据译码 | 第64-66页 |
| ·DDS 和LCD 的控制 | 第66页 |
| ·程序的固化与调试 | 第66-68页 |
| 6 测试结果分析 | 第68-72页 |
| ·系统的仿真 | 第68-69页 |
| ·测试结果 | 第69-72页 |
| ·波形测试结果 | 第70页 |
| ·频率测试结果 | 第70-72页 |
| 结论 | 第72-74页 |
| 参考文献 | 第74-76页 |
| 攻读硕士学位期间学术论文及科研情况 | 第76-77页 |
| 致谢 | 第77-78页 |