| 摘要 | 第5-7页 |
| Abstract | 第7-8页 |
| 第1章 绪论 | 第11-17页 |
| 1.1 课题背景及研究目的和意义 | 第11-12页 |
| 1.2 故障诊断与可测性设计国内外研究现状 | 第12-16页 |
| 1.3 本论文主要研究内容及论文结构 | 第16-17页 |
| 第2章 模拟及数字系统故障诊断与可测性分析 | 第17-41页 |
| 2.1 模拟电路故障诊断方法探究 | 第17-22页 |
| 2.1.1 模拟电路故障诊断的方法及困难 | 第17-19页 |
| 2.1.2 模拟电路故障诊断方法综合探究 | 第19-22页 |
| 2.2 数字电路测试矢量生成方法探究 | 第22-31页 |
| 2.2.1 数字电路故障类型 | 第23页 |
| 2.2.2 组合电路测试及测试向量生成 | 第23-25页 |
| 2.2.3 时序电路测试及测试向量生成 | 第25-27页 |
| 2.2.4 故障仿真分析 | 第27-29页 |
| 2.2.5 整合 D 算法与九值算法进行测试矢量生成 | 第29-31页 |
| 2.3 可测性设计 | 第31-38页 |
| 2.3.1 电路的可测性度量 | 第31-33页 |
| 2.3.2 边界扫描技术及其 IEEE 标准 | 第33-38页 |
| 2.4 边界扫描芯片用于提高电路可测性 | 第38-40页 |
| 2.5 本章小结 | 第40-41页 |
| 第3章 基于 FPGA 的混合电路测试系统设计 | 第41-55页 |
| 3.1 CycloneII 系列 FPGA 简介 | 第41-42页 |
| 3.2 EP2C8Q208C8 核心系统设计 | 第42-46页 |
| 3.2.1 FPGA 管脚设计 | 第42-44页 |
| 3.2.2 系统下载硬件电路 | 第44-45页 |
| 3.2.3 RS-232 与 FPGA 通信硬件电路 | 第45-46页 |
| 3.3 基于 NiosII 嵌入式软核的 JTAG 控制模块设计 | 第46-50页 |
| 3.3.1 命令译码模块 | 第47-48页 |
| 3.3.2 TAP 控制器模块 | 第48页 |
| 3.3.3 功能显示模块 | 第48-50页 |
| 3.4 FPGA 与 LabVIEW 通信模块 HDL 语言实现 | 第50-52页 |
| 3.5 LabVIEW 与测试图形化界面编程 | 第52-54页 |
| 3.5.1 LabVIEW 编程生成边界扫描标准时序 | 第52-53页 |
| 3.5.2 LabVIEW 与 FPGA 整体通信编程 | 第53-54页 |
| 3.6 本章小结 | 第54-55页 |
| 第4章 基于边界扫描的模数混合电路故障诊断 | 第55-60页 |
| 4.1 采用了 DFT 原则的被测电路 | 第55-57页 |
| 4.2 电路测试通道选择 | 第57页 |
| 4.3 测试激励施加后的响应结果 | 第57-59页 |
| 4.4 本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 攻读学位期间发表的学术论文 | 第66-67页 |
| 致谢 | 第67页 |
