基于改进CORDIC算法的直接数字频率合成器的ASIC实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究背景 | 第10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.3 本文研究的主要内容 | 第12页 |
| 1.4 本文组织架构 | 第12-14页 |
| 第二章 DDS的原理、架构和误差来源 | 第14-24页 |
| 2.1 DDS的原理 | 第14页 |
| 2.2 DDS的架构 | 第14-21页 |
| 2.2.1 相位累加器 | 第15-16页 |
| 2.2.2 相幅转换器 | 第16-20页 |
| 2.2.3 数模转换器 | 第20-21页 |
| 2.3 DDS误差来源 | 第21-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 改进型CORDIC算法 | 第24-35页 |
| 3.1 CORDIC算法及不足 | 第24-26页 |
| 3.2 改进型CORDIC算法 | 第26-31页 |
| 3.3 改进型CORDIC算法行为建模与仿真 | 第31-32页 |
| 3.4 改进型CORDIC算法性能评估 | 第32-34页 |
| 3.5 本章小结 | 第34-35页 |
| 第四章 DDS电路设计、实现与验证 | 第35-68页 |
| 4.1 混合信号ASIC设计流程 | 第35-36页 |
| 4.2 DDS系统架构设计 | 第36-39页 |
| 4.3 DDS数字电路设计实现 | 第39-59页 |
| 4.3.1 数字模块划分 | 第39页 |
| 4.3.2 相幅转换模块设计 | 第39-43页 |
| 4.3.3 反sinc模块设计 | 第43-47页 |
| 4.3.4 译码电路设计 | 第47-48页 |
| 4.3.5 数字电路验证 | 第48-51页 |
| 4.3.6 数字电路实现 | 第51-59页 |
| 4.4 DDS模拟电路设计实现 | 第59-66页 |
| 4.4.1 模拟电路模块划分 | 第59页 |
| 4.4.2 高速MUX电路设计实现 | 第59-61页 |
| 4.4.3 DAC核设计实现 | 第61-63页 |
| 4.4.4 数模接口时序保证电路设计实现 | 第63-66页 |
| 4.5 全芯片混合信号仿真验证 | 第66-67页 |
| 4.6 本章小结 | 第67-68页 |
| 第五章 DDS芯片测试与分析 | 第68-74页 |
| 5.1 测试平台开发 | 第68-70页 |
| 5.2 功能测试 | 第70-71页 |
| 5.3 动态参数测试分析 | 第71-73页 |
| 5.4 本章小结 | 第73-74页 |
| 第六章 结论与展望 | 第74-76页 |
| 6.1 结论 | 第74页 |
| 6.2 下一步工作展望 | 第74-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻硕期间取得的研究成果 | 第80-81页 |
