| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 研究背景 | 第15-17页 |
| 1.2 国内外研究现状 | 第17-20页 |
| 1.3 本文的研究内容与工作安排 | 第20-23页 |
| 第二章 Cache概述 | 第23-31页 |
| 2.1 Cache的基本原理 | 第23-25页 |
| 2.2 Cache的映射机制 | 第25-27页 |
| 2.3 Cache的替换算法 | 第27-28页 |
| 2.4 Cache的读写策略 | 第28-29页 |
| 2.4.1 读策略 | 第28页 |
| 2.4.2 写策略 | 第28-29页 |
| 2.5 本章小结 | 第29-31页 |
| 第三章 Cache单元的设计与实现 | 第31-61页 |
| 3.1 Cache设计中要考虑的要素 | 第31-35页 |
| 3.1.1 Cache映射方式及相联度对性能的影响 | 第31-33页 |
| 3.1.2 Cache容量和Block大小的选择对性能的影响 | 第33-35页 |
| 3.2 Cache的整体设计方案 | 第35-43页 |
| 3.2.1 Cache容量的选择 | 第36-38页 |
| 3.2.2 Cache映射方式的选择 | 第38-39页 |
| 3.2.3 Cache读写策略的选择 | 第39-40页 |
| 3.2.4 Cache替换策略的选择 | 第40-43页 |
| 3.2.5 小结 | 第43页 |
| 3.3 Cache的结构设计 | 第43-54页 |
| 3.3.1 Tag模块的电路设计 | 第47-49页 |
| 3.3.2 Data模块电路设计 | 第49-50页 |
| 3.3.3 State模块的电路设计 | 第50-51页 |
| 3.3.4 Icache的工作状态机设计 | 第51-52页 |
| 3.3.5 Dcache的工作状态机设计 | 第52-53页 |
| 3.3.6 Cache中特殊指令的设计 | 第53-54页 |
| 3.4 TLB单元的设计 | 第54-57页 |
| 3.5 写缓冲单元的设计 | 第57-59页 |
| 3.6 本章小结 | 第59-61页 |
| 第四章 Cache设计的仿真验证 | 第61-73页 |
| 4.1 Cache仿真验证的用例设计 | 第62-63页 |
| 4.2 存储指令Dcache命中情况下的验证 | 第63-65页 |
| 4.2.1 写穿透法下Dcache命中的验证 | 第63-64页 |
| 4.2.2 写回法下Dcache命中的验证 | 第64-65页 |
| 4.3 存储指令Dcache未命中情况下的验证 | 第65-67页 |
| 4.3.1 写穿透法下Dcache未命中的验证 | 第65-66页 |
| 4.3.2 写回法下Dcache未命中的验证 | 第66-67页 |
| 4.4 Dcache中特殊指令功能的验证 | 第67-70页 |
| 4.4.1 写穿透法下Dcahe数据块无效指令和刷新指令的验证 | 第67-68页 |
| 4.4.2 写回法下Dcache数据块无效指令的验证 | 第68页 |
| 4.4.3 写回法下Dcache数据块写回指令的验证 | 第68-69页 |
| 4.4.4 写回法下Dcache数据块刷新的验证 | 第69-70页 |
| 4.5 TLB模块功能验证 | 第70页 |
| 4.6 写缓冲模块功能验证 | 第70-71页 |
| 4.7 本章小结 | 第71-73页 |
| 第五章 总结与展望 | 第73-75页 |
| 5.1 工作总结 | 第73-74页 |
| 5.2 展望 | 第74-75页 |
| 参考文献 | 第75-77页 |
| 致谢 | 第77-79页 |
| 作者简介 | 第79-80页 |
