| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·引言 | 第10-13页 |
| ·存储加密的研究现状与发展 | 第13-14页 |
| ·论文结构与内容安排 | 第14-15页 |
| 第二章 可调分组密码与PCIExpress | 第15-23页 |
| ·可调分组密码（tweakable block ciphers） | 第15-18页 |
| ·可调分组密码的概念 | 第15-16页 |
| ·可调分组密码的构造方案 | 第16-18页 |
| ·PCI-E 介绍 | 第18-23页 |
| ·PCI-E 协议的分层结构 | 第19-20页 |
| ·基于TLP 的交互分析 | 第20-23页 |
| 第三章 用于存储加密的XTS-AES 原理 | 第23-37页 |
| ·单个128bits 数据的XTS-AES 加密 | 第23-33页 |
| ·AES 原理 | 第25-32页 |
| ·域GF（2~(128)）上的乘法 | 第32-33页 |
| ·数据单元的XTS-AES 加密 | 第33-36页 |
| ·XTS-AES 的工作模式 | 第36-37页 |
| 第四章 XTS-AES 加密卡的FPGA 设计 | 第37-59页 |
| ·数字系统设计方法和流程 | 第37-39页 |
| ·XTS-AES 加密卡的整体FPGA 设计 | 第39页 |
| ·交互模块 | 第39-46页 |
| ·IPcore 模块 | 第41页 |
| ·接收模块 | 第41-44页 |
| ·发送模块 | 第44-45页 |
| ·DMA 控制模块 | 第45-46页 |
| ·处理模块 | 第46页 |
| ·XTS-AES-256 加密模块 | 第46-57页 |
| ·AES-256 加密模块 | 第47-53页 |
| ·输入明文混合模块 | 第53-55页 |
| ·密文输出混合模块 | 第55-56页 |
| ·数据转换控制模块 | 第56-57页 |
| ·XTS-AES-256 解密模块 | 第57-59页 |
| 第五章 系统的仿真与测试 | 第59-70页 |
| ·开发环境介绍 | 第59-60页 |
| ·系统仿真 | 第60-66页 |
| ·数据转换控制模块仿真 | 第61-62页 |
| ·tweak 值的域乘仿真 | 第62-63页 |
| ·XTS_AES 加密仿真 | 第63-65页 |
| ·XTS_AES 解密仿真 | 第65-66页 |
| ·加密系统资源优化效果测试 | 第66-68页 |
| ·加密系统的实际环境测试 | 第68-70页 |
| 第六章 结束语 | 第70-72页 |
| ·本文总结 | 第70-71页 |
| ·下一步研究方向 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 研究生期间的研究成果 | 第75-76页 |