| 摘要 | 第6-8页 |
| ABSTRACT | 第8-9页 |
| 第1章 概述 | 第12-18页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 视频压缩技术简介 | 第13-16页 |
| 1.2.1 视频压缩的必要性和可行性 | 第13-14页 |
| 1.2.2 视频压缩技术基本结构 | 第14-15页 |
| 1.2.3 视频压缩技术的标准化 | 第15-16页 |
| 1.3 本文研究目标及意义 | 第16-17页 |
| 1.4 本文内容安排与组织结构 | 第17-18页 |
| 第2章 H.264 解码技术分析 | 第18-29页 |
| 2.1 H.264 标准概述 | 第18页 |
| 2.2 H.264 编码器和解码器 | 第18-21页 |
| 2.2.1 编码器（前向路径） | 第19-20页 |
| 2.2.2 编码器（重建路径） | 第20页 |
| 2.2.3 解码器 | 第20-21页 |
| 2.3 H.264 编解码技术 | 第21-26页 |
| 2.4 H.264 解码器架构选型 | 第26-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第3章 基于协处理器的 H.264 解码器解决方案 | 第29-41页 |
| 3.1 基于协处理器的 SOC 系统加速方法 | 第29-32页 |
| 3.1.1 SOC 系统加速方法 | 第29-30页 |
| 3.1.2 协处理器与 CPU 互连方式 | 第30-32页 |
| 3.2 Leon3 处理器及其协处理器接口 | 第32-39页 |
| 3.2.1 Leon3 概述 | 第32-35页 |
| 3.2.2 Leon3 通用协处理器接口 | 第35-37页 |
| 3.2.3 Leon 协处理器指令 | 第37-38页 |
| 3.2.4 协处理器对系统流水线的影响 | 第38-39页 |
| 3.3 H.264 解码器 SOC 设计流程 | 第39页 |
| 3.4 基于 LEON3 协处理器的 H.264 解码平台 | 第39-40页 |
| 3.5 本章小结 | 第40-41页 |
| 第4章 协处理器实现分析 | 第41-75页 |
| 4.1 帧内预测运算单元（Intra） | 第41-49页 |
| 4.1.1 帧内预测解码过程分析 | 第41-45页 |
| 4.1.2 协处理器硬件设计 | 第45-47页 |
| 4.1.3 协处理器使用流程 | 第47-48页 |
| 4.1.4 协处理器指令设计 | 第48-49页 |
| 4.2 帧间预测运算单元（Inter） | 第49-55页 |
| 4.2.1 帧间预测解码过程分析 | 第50-53页 |
| 4.2.2 协处理器硬件设计 | 第53-55页 |
| 4.2.3 协处理器指令设计 | 第55页 |
| 4.3 反量化反变换运算单元（IQIT） | 第55-61页 |
| 4.3.1 反量化反变换解码过程分析 | 第56-58页 |
| 4.3.2 协处理器硬件设计 | 第58-59页 |
| 4.3.3 协处理器使用流程 | 第59-60页 |
| 4.3.4 协处理器指令设计 | 第60-61页 |
| 4.4 去块效应滤波运算单元（Deblocking） | 第61-68页 |
| 4.4.1 去块效应滤波解码过程分析 | 第61-65页 |
| 4.4.2 协处理器硬件设计 | 第65-67页 |
| 4.4.3 协处理器使用流程 | 第67-68页 |
| 4.4.4 协处理器指令设计 | 第68页 |
| 4.5 协处理器系统验证 | 第68-74页 |
| 4.5.1 软件平台设计验证 | 第68-71页 |
| 4.5.2 硬件协处理器验证 | 第71-72页 |
| 4.5.3 SOC 系统验证 | 第72-74页 |
| 4.6 本章小结 | 第74-75页 |
| 第5章 总结与展望 | 第75-77页 |
| 5.1 总结 | 第75页 |
| 5.2 后续工作 | 第75-76页 |
| 5.3 展望 | 第76-77页 |
| 参考文献 | 第77-79页 |
| 致谢 | 第79-80页 |
| 攻读学位期间录用、发表和投稿的学术论文目录 | 第80页 |
