HEVC帧内预测算法的优化及FPGA实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第9-17页 |
| 1.1 课题背景及研究的目的和意义 | 第9-10页 |
| 1.2 国内外研究现状及分析 | 第10-15页 |
| 1.2.1 HEVC预测模式选择的研究现状 | 第11-13页 |
| 1.2.2 HEVC预测单元划分的研究现状 | 第13-14页 |
| 1.2.3 HEVC率失真代价优化的研究现状 | 第14-15页 |
| 1.3 本文主要研究内容及结构安排 | 第15-17页 |
| 第2章 HEVC视频编码标准 | 第17-29页 |
| 2.1 引言 | 第17页 |
| 2.2 HEVC标准的结构 | 第17-19页 |
| 2.2.1 档次、级别和层 | 第17-18页 |
| 2.2.3 条带和分片 | 第18-19页 |
| 2.3 HEVC的基本编码框架 | 第19-23页 |
| 2.3.1 HEVC基本编码框架 | 第20页 |
| 2.3.2 HEVC的编码单元和编码结构 | 第20-23页 |
| 2.4 HEVC关键技术 | 第23-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第3章 基于纹理特征的帧内预测算法的优化 | 第29-43页 |
| 3.1 引言 | 第29页 |
| 3.2 帧内预测单元尺寸判定算法的研究 | 第29-35页 |
| 3.2.1 基于Sobel算子的块大小划分算法 | 第29-31页 |
| 3.2.2 实验结果与分析 | 第31-35页 |
| 3.3 帧内预测模式选择算法的研究 | 第35-39页 |
| 3.4 实验结果及分析 | 第39-41页 |
| 3.5 本章小结 | 第41-43页 |
| 第4章 HEVC帧内预测算法的结构设计 | 第43-57页 |
| 4.1 引言 | 第43-44页 |
| 4.2 帧内预测结构设计 | 第44-47页 |
| 4.2.1 块划分的结构设计 | 第44页 |
| 4.2.2 帧内预测模式选择模块结构设计 | 第44-47页 |
| 4.3 参考像素处理单元结构设计 | 第47-52页 |
| 4.3.1 参考像素填充结构设计 | 第47-50页 |
| 4.3.2 参考像素存储器结构设计 | 第50-52页 |
| 4.3.3 编码单元编址寻址结构设计 | 第52页 |
| 4.4 预测模式计算单元的结构设计 | 第52-55页 |
| 4.5 HEVC帧内预测仿真结果与分析 | 第55-56页 |
| 4.6 本章小结 | 第56-57页 |
| 第5章 HEVC帧内预测算法的FPGA实现 | 第57-63页 |
| 5.1 引言 | 第57页 |
| 5.2 DMA数据传输的FPGA实现 | 第57-61页 |
| 5.2.1 PCIE接口的FPGA实现 | 第57-59页 |
| 5.2.2 PCIE驱动及上位机程序 | 第59-60页 |
| 5.2.3 PCIE接口的DMA控制器 | 第60-61页 |
| 5.3 FPGA实现及结果分析 | 第61-62页 |
| 5.3.1 HEVC帧内预测算法的FPGA实现 | 第61页 |
| 5.3.2 结果及分析 | 第61-62页 |
| 5.4 本章小结 | 第62-63页 |
| 结论 | 第63-65页 |
| 参考文献 | 第65-70页 |
| 致谢 | 第70页 |
