低功耗浮点FFT处理器设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题背景及研究目的和意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 FFT算法的研究现状 | 第11-12页 |
| 1.2.2 FFT处理器的研究现状 | 第12-13页 |
| 1.3 论文主要研究内容 | 第13-14页 |
| 1.4 论文结构安排 | 第14-16页 |
| 第2章 快速傅里叶变换及低功耗设计理论 | 第16-31页 |
| 2.1 离散傅里叶变换 | 第16页 |
| 2.2 快速傅里叶变换 | 第16-22页 |
| 2.2.1 按频率抽取的基 2 FFT算法 | 第17-19页 |
| 2.2.2 按频率抽取的基 4 FFT算法 | 第19-20页 |
| 2.2.3 FFT算法的选择 | 第20页 |
| 2.2.4 FFT算法的特点 | 第20-22页 |
| 2.3 FFT处理器的硬件结构 | 第22-25页 |
| 2.3.1 单蝶形结构 | 第22页 |
| 2.3.2 级联结构 | 第22-23页 |
| 2.3.3 并行结构 | 第23页 |
| 2.3.4 阵列结构 | 第23-24页 |
| 2.3.5 FFT结构的选择 | 第24-25页 |
| 2.4 功耗的来源 | 第25页 |
| 2.5 低功耗优化技术 | 第25-30页 |
| 2.5.1 工艺级低功耗优化技术 | 第25-26页 |
| 2.5.2 电路级低功耗优化技术 | 第26页 |
| 2.5.3 门级低功耗优化技术 | 第26-28页 |
| 2.5.4 结构级低功耗优化技术 | 第28-29页 |
| 2.5.5 算法级低功耗优化技术 | 第29-30页 |
| 2.5.6 系统级低功耗优化技术 | 第30页 |
| 2.6 本章小结 | 第30-31页 |
| 第3章 结构级FFT处理器的低功耗设计 | 第31-48页 |
| 3.1 整体结构 | 第31-32页 |
| 3.2 蝶形运算单元 | 第32-42页 |
| 3.2.1 单精度浮点数表示形式 | 第32页 |
| 3.2.2 加/减法器的设计与实现 | 第32-36页 |
| 3.2.3 乘法器的设计与实现 | 第36-42页 |
| 3.3 存储单元 | 第42-47页 |
| 3.3.1 SRAM | 第43-45页 |
| 3.3.2 ROM | 第45-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第4章 算法级FFT处理器的低功耗设计 | 第48-65页 |
| 4.1 蝶形运算单元 | 第48-50页 |
| 4.2 地址产生单元 | 第50-59页 |
| 4.2.1 数据存储器的地址 | 第50-57页 |
| 4.2.2 旋转因子的地址 | 第57-59页 |
| 4.3 控制单元 | 第59-64页 |
| 4.3.1 SRAM控制器 | 第59-60页 |
| 4.3.2 数据地址控制器 | 第60-61页 |
| 4.3.3 旋转因子地址控制器 | 第61-63页 |
| 4.3.4 总控制器 | 第63-64页 |
| 4.4 本章小结 | 第64-65页 |
| 第5章 FFT处理器的实现与验证 | 第65-78页 |
| 5.1 功能仿真 | 第65-67页 |
| 5.2 逻辑综合 | 第67-70页 |
| 5.3 布局布线 | 第70-72页 |
| 5.4 功耗分析 | 第72-74页 |
| 5.5 FPGA验证 | 第74-76页 |
| 5.6 本章小结 | 第76-78页 |
| 结论 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 攻读学位期间发表的学术论文 | 第84-86页 |
| 致谢 | 第86页 |
