| 摘要 | 第3-4页 |
| ABSTRACT | 第4-5页 |
| 1 绪论 | 第8-16页 |
| 1.1 光纤通信系统 | 第8-10页 |
| 1.1.1 光纤通信系统的组成 | 第8-9页 |
| 1.1.2 光纤通信的特点 | 第9-10页 |
| 1.2 纠错码的基本知识 | 第10-11页 |
| 1.3 多元LDPC码在光纤通信中的应用简介 | 第11-12页 |
| 1.4 多元LDPC码的发展历程及研究现状 | 第12-14页 |
| 1.4.1 多元LDPC码的发展历程 | 第12-13页 |
| 1.4.2 多元LDPC码国内外研究现状 | 第13-14页 |
| 1.5 论文的主要工作和结构安排 | 第14-16页 |
| 2 多元LDPC码的基本理论知识 | 第16-28页 |
| 2.1 多元LDPC码的表示 | 第16-20页 |
| 2.1.1 多元LDPC码的矩阵表示 | 第16-17页 |
| 2.1.2 多元LDPC码的Tanner图表示 | 第17-18页 |
| 2.1.3 多元LDPC码的度分布表示 | 第18-20页 |
| 2.2 多元LDPC码校验矩阵的构造方法 | 第20-25页 |
| 2.2.1 随机构造法 | 第20-24页 |
| 2.2.2 结构化构造法 | 第24-25页 |
| 2.3 多元LDPC码常用编码算法 | 第25-27页 |
| 2.3.1 基于高斯消元的编码算法 | 第25-26页 |
| 2.3.2 基于近似下三角形式的分解编码算法 | 第26-27页 |
| 2.4 本章小结 | 第27-28页 |
| 3 多元LDPC码译码算法研究 | 第28-40页 |
| 3.1 多元LDPC码BP译码算法 | 第28-30页 |
| 3.2 多元LDPC码对数域BP译码算法 | 第30-32页 |
| 3.3 多元LDPC码最小和译码算法 | 第32-33页 |
| 3.4 多元LDPC码扩展最小和译码算法 | 第33-35页 |
| 3.5 多元LDPC码FFT-BP译码算法及其改进算法 | 第35-39页 |
| 3.6 本章小结 | 第39-40页 |
| 4 多元LDPC码编译码器的FPGA实现 | 第40-60页 |
| 4.1 FPGA基本知识介绍 | 第40-45页 |
| 4.1.1 FPGA简介 | 第40-41页 |
| 4.1.2 硬件描述语言介绍 | 第41页 |
| 4.1.3 FPGA设计流程 | 第41-43页 |
| 4.1.4 FPGA设计原则和技巧 | 第43-45页 |
| 4.2 MODELSIM仿真软件简介 | 第45页 |
| 4.3 有限域运算 | 第45-47页 |
| 4.4 多元LDPC码编码器的FPGA实现 | 第47-50页 |
| 4.5 多元LDPC码译码器的三种结构 | 第50-53页 |
| 4.5.1 全串行译码器 | 第50-51页 |
| 4.5.2 全并行译码器 | 第51-52页 |
| 4.5.3 部分并行译码器 | 第52-53页 |
| 4.6 多元LDPC码译码器的FPGA实现 | 第53-59页 |
| 4.6.1 主控模块设计 | 第53-55页 |
| 4.6.2 初始化模块设计 | 第55-56页 |
| 4.6.3 校验节点更新模块设计 | 第56-57页 |
| 4.6.4 变量节点更新模块设计 | 第57-58页 |
| 4.6.5 判决模块设计 | 第58页 |
| 4.6.6 译码器输出模块设计 | 第58-59页 |
| 4.7 本章小结 | 第59-60页 |
| 5 总结展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 附录 攻读学位期间发表的论文题目 | 第66-67页 |