X-DSP64位定点运算单元与向量归约网络的设计与实现
| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-24页 |
| ·课题研究背景及设计需求 | 第13-14页 |
| ·相关内容的研究 | 第14-18页 |
| ·高性能 DSP 内核结构研究 | 第14-15页 |
| ·加法器相关研究 | 第15-16页 |
| ·定点除法器相关研究 | 第16-18页 |
| ·X-DSP 体系结构 | 第18-22页 |
| ·标量运算单元（SPE） | 第20-21页 |
| ·向量运算单元（VPE） | 第21-22页 |
| ·本文的研究内容与组织结构 | 第22-24页 |
| ·本文主要研究内容 | 第22页 |
| ·文章组织结构 | 第22-24页 |
| 第二章 定点算术逻辑单元的设计与实现 | 第24-38页 |
| ·定点 IALU 单元的设计 | 第24-28页 |
| ·定点 IALU 设计需求 | 第24页 |
| ·定点 IALU 指令设计 | 第24-27页 |
| ·定点 IALU 微体系结构设计 | 第27-28页 |
| ·定点 IALU 的指令实现 | 第28-34页 |
| ·SIMD64/32 加减法模块 | 第28-30页 |
| ·饱和模块 | 第30-31页 |
| ·比较模块 | 第31-34页 |
| ·数据传输模块 | 第34页 |
| ·定点 IALU 的低功耗设计 | 第34-37页 |
| ·CMOS 电路的功耗类型 | 第34-35页 |
| ·寄存器传输级低功耗设计技术 | 第35-36页 |
| ·IALU 的低功耗逻辑设计 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第三章 基数-16 RNS 定点除法器设计与实现 | 第38-54页 |
| ·数的冗余表示形式 | 第38-39页 |
| ·定点除法器的设计 | 第39-41页 |
| ·定点除法器的设计需求 | 第39页 |
| ·基数-16 RNS 定点除法器微体系结构设计 | 第39-41页 |
| ·操作数规整化 | 第41-44页 |
| ·商循环产生器 | 第44-47页 |
| ·商取值规则 | 第44-45页 |
| ·商取值逻辑的实现 | 第45页 |
| ·商和部分余数产生逻辑的实现 | 第45-47页 |
| ·商的实时转换 | 第47-49页 |
| ·商的实时转换 | 第47-48页 |
| ·商实时转换逻辑的实现 | 第48-49页 |
| ·余数和商的调整 | 第49-50页 |
| ·执行控制器 | 第50-51页 |
| ·除法器的执行时序与运算示例 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 向量部件定点数据归约单元 | 第54-64页 |
| ·归约操作的实现意义 | 第54-55页 |
| ·定点归约单元的设计与实现 | 第55-58页 |
| ·定点归约单元的设计需求 | 第55页 |
| ·定点归约单元的指令设计 | 第55-57页 |
| ·定点归约单元顶层接口信号 | 第57-58页 |
| ·归约网络树 | 第58-61页 |
| ·控制模块 | 第61-62页 |
| ·归约模式配置 | 第61-62页 |
| ·归约目标选择 | 第62页 |
| ·运算模块 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 第五章 验证与综合 | 第64-83页 |
| ·验证 | 第64-73页 |
| ·验证概述 | 第64-65页 |
| ·验证策略 | 第65-66页 |
| ·定点算术逻辑单元的验证 | 第66-71页 |
| ·除法器的验证 | 第71-72页 |
| ·向量归约单元的验证 | 第72-73页 |
| ·综合 | 第73-82页 |
| ·综合方法与策略 | 第75-78页 |
| ·综合优化结果 | 第78-82页 |
| ·本章小结 | 第82-83页 |
| 第六章 结束语 | 第83-85页 |
| ·论文工作总结 | 第83-84页 |
| ·未来研究展望 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 作者在学期间取得的学术成果 | 第89页 |
