基于MIPS64指令子集的RISC处理器的设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-20页 |
| ·研究背景 | 第12-13页 |
| ·研究现状 | 第13-16页 |
| ·RISC处理器和CISC处理器 | 第13-15页 |
| ·MIPS处理器 | 第15-16页 |
| ·基于FPGA的设计流程 | 第16-18页 |
| ·本文的主要内容和贡献 | 第18页 |
| ·论文结构 | 第18-20页 |
| 第二章 MIPS处理器相关技术 | 第20-29页 |
| ·冯·诺伊曼结构和哈佛结构 | 第20-21页 |
| ·MIPS指令集 | 第21-23页 |
| ·MIPS指令格式 | 第21-22页 |
| ·MIPS指令分类 | 第22页 |
| ·MIPS指令寻址方式 | 第22-23页 |
| ·流水线技术 | 第23-25页 |
| ·处理器中的流水线技术 | 第23-24页 |
| ·流水线中的问题 | 第24-25页 |
| ·高速缓存（cache）技术 | 第25-28页 |
| ·cache的映射方式 | 第26-27页 |
| ·cache的写操作策略 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 64位MIPS处理器的设计与实现 | 第29-49页 |
| ·64位MIPS处理器指令集 | 第29页 |
| ·流水线处理器阶段的划分 | 第29-32页 |
| ·流水线处理器中冲突的解决方法 | 第32-37页 |
| ·数据冲突的解决方法 | 第32-35页 |
| ·控制冲突的解决方法 | 第35-37页 |
| ·处理器数据通路的部件设计 | 第37-48页 |
| ·取指阶段的部件设计 | 第37-38页 |
| ·译码阶段的部件设计 | 第38-41页 |
| ·选择阶段的部件设计 | 第41-44页 |
| ·执行阶段的部件设计 | 第44-47页 |
| ·访存阶段的部件设计 | 第47页 |
| ·写回阶段的部件设计 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第四章 处理器的验证 | 第49-61页 |
| ·验证工具及平台介绍 | 第49-50页 |
| ·系统功能仿真 | 第50-54页 |
| ·重要模块综合 | 第54-58页 |
| ·控制模块的综合 | 第54-56页 |
| ·数据通路模块综合 | 第56-58页 |
| ·板级验证与系统性能 | 第58-60页 |
| ·板级验证 | 第58-60页 |
| ·系统性能 | 第60页 |
| ·本章小结 | 第60-61页 |
| 第五章 高速缓存的设计 | 第61-70页 |
| ·高速缓存的整体架构 | 第61-62页 |
| ·高速缓存的具体设计 | 第62-68页 |
| ·一级指令cache设计 | 第62-64页 |
| ·一级数据cache设计 | 第64-65页 |
| ·二级指令cache和二级数据cache的设计 | 第65-68页 |
| ·高速缓存对指令执行的影响 | 第68-69页 |
| ·一级指令cache缺失对处理器的影响 | 第68页 |
| ·一级数据cache缺失对处理器的影响 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第六章 总结与展望 | 第70-71页 |
| ·总结 | 第70页 |
| ·展望 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-76页 |
| 在学期间的研究成果及发表的学术论文 | 第76页 |
