支持仿真/调试的指令派发部件设计与实现
| 摘要 | 第1-12页 |
| Abstract | 第12-13页 |
| 第一章 绪论 | 第13-24页 |
| ·课题研究背景 | 第13-15页 |
| ·YHFT-Matrix DSP 概述 | 第13-14页 |
| ·YHFT-Matrix 指令派发部件 | 第14页 |
| ·YHFT-Matrix 仿真/调试机制 | 第14-15页 |
| ·指令派发相关技术研究 | 第15-20页 |
| ·高性能 DSP 体系结构特征 | 第15-16页 |
| ·与指令派发相关的先进 DSP 技术 | 第16-20页 |
| ·仿真/调试相关技术研究 | 第20-22页 |
| ·仿真/调试技术概述 | 第20-21页 |
| ·调试技术的相关研究 | 第21-22页 |
| ·课题主要研究的内容、目的及意义 | 第22-23页 |
| ·论文的组织结构 | 第23-24页 |
| 第二章 YHFT-Matrix体系结构与调试方案 | 第24-33页 |
| ·YHFT-Matrix 总体结构 | 第24-26页 |
| ·YHFT-Matrix 指令集 | 第26-27页 |
| ·指令格式 | 第26页 |
| ·执行包和取指包 | 第26-27页 |
| ·YHFT-Matrix 指令控制流水线 | 第27-29页 |
| ·基本指令流水线 | 第27-28页 |
| ·分支延迟槽 | 第28-29页 |
| ·YHFT-Matrix 调试方案 | 第29-32页 |
| ·仿真/调试准则 | 第29页 |
| ·基于 JTAG 的仿真/调试方案 | 第29-30页 |
| ·YHFT-Matrix 仿真/调试机制 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 指令派发部件设计与优化 | 第33-50页 |
| ·派发部件的概要分析 | 第33-36页 |
| ·指令派发部件概述 | 第33-34页 |
| ·指令派发的编译器支持 | 第34-35页 |
| ·指令派发部件总体结构 | 第35-36页 |
| ·派发缓冲队列 | 第36-41页 |
| ·缓冲队列自移位 | 第38页 |
| ·顺序执行包移位 | 第38页 |
| ·分支执行包移位 | 第38-39页 |
| ·旁路取指包移位 | 第39-41页 |
| ·指令的并行派发 | 第41-47页 |
| ·并行信息分析 | 第41-43页 |
| ·候选指令选择 | 第43-46页 |
| ·最终指令派发 | 第46-47页 |
| ·验证与综合 | 第47-49页 |
| ·功能验证 | 第47-49页 |
| ·逻辑综合与性能分析 | 第49页 |
| ·本章小结 | 第49-50页 |
| 第四章 基于 JTAG 的仿真/调试部件的设计 | 第50-71页 |
| ·JTAG 相关设计 | 第50-55页 |
| ·JTAG 测试访问端口 | 第51页 |
| ·TAP 控制器 | 第51-52页 |
| ·指令寄存器 | 第52-53页 |
| ·仿真控制寄存器 | 第53-55页 |
| ·硬件调试结构 | 第55-65页 |
| ·资源访问 | 第55-59页 |
| ·流水线控制 | 第59-65页 |
| ·事件统计 | 第65页 |
| ·验证与测试 | 第65-70页 |
| ·NC_Sim 验证 | 第66-67页 |
| ·FPGA 验证 | 第67-68页 |
| ·芯片测试 | 第68-70页 |
| ·本章小结 | 第70-71页 |
| 第五章 指令派发部件的流水线调试支持 | 第71-78页 |
| ·软件断点的实现原理 | 第71-73页 |
| ·指令派发对 ET 的硬件支持 | 第73-75页 |
| ·缓冲队列的生成 | 第73-74页 |
| ·断点的检测 | 第74-75页 |
| ·断点的恢复 | 第75页 |
| ·流水线中的软件断点 | 第75-77页 |
| ·软件断点的设置 | 第75-76页 |
| ·软件断点的取消 | 第76页 |
| ·软件断点的恢复 | 第76-77页 |
| ·本章小结 | 第77-78页 |
| 第六章 总结及工作展望 | 第78-80页 |
| ·论文总结 | 第78-79页 |
| ·工作展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 作者在学期间取得的学术成果 | 第84页 |
