| 摘要 | 第1-4页 |
| Abstract | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| ·研究背景与实践意义 | 第7页 |
| ·研究现状 | 第7-9页 |
| ·本文的主要工作 | 第9-10页 |
| ·本文章节安排 | 第10-11页 |
| 第二章 高速信号以及信号完整性 | 第11-21页 |
| ·高速信号与高速电路 | 第11-12页 |
| ·信号完整性的定义与产生原因 | 第12-13页 |
| ·信号完整性问题及其解决方法 | 第13-19页 |
| ·反射问题及其解决方法 | 第13-17页 |
| ·串扰问题及其解决方法 | 第17-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 高速PCB仿真设计 | 第21-27页 |
| ·高速 PCB 仿真的重要意义 | 第21-22页 |
| ·板级信号完整性仿真的重要意义 | 第21-22页 |
| ·系统级信号完整性仿真的重要意义 | 第22页 |
| ·高速 PCB 仿真设计基本流程介绍 | 第22-25页 |
| ·PCB 仿真设计的一般流程 | 第22-23页 |
| ·基于 Cadence Allegro 工具的板级仿真设计流程介绍 | 第23-25页 |
| ·本章小结 | 第25-27页 |
| 第四章 高速PCB仿真模型 | 第27-33页 |
| ·IBIS 模型 | 第27-30页 |
| ·IBIS 模型的定义及其发展史 | 第27-28页 |
| ·基本 IBIS 文件结构 | 第28-30页 |
| ·SPICE 模型 | 第30-32页 |
| ·SPICE 模型的定义与发展史 | 第30-31页 |
| ·SPICE 模型文件结构 | 第31-32页 |
| ·SPICE 模型语法 | 第32页 |
| ·本章小结 | 第32-33页 |
| 第五章 MHL信号完整性设计与仿真 | 第33-61页 |
| ·MHL 技术简介 | 第33-34页 |
| ·SiI8334 芯片各部分功能概述 | 第34-37页 |
| ·MHL 电路原理图与关键信号线描述 | 第37-38页 |
| ·MHL 电路的信号完整性前仿真与分析实例 | 第38-48页 |
| ·仿真前设置 | 第39-40页 |
| ·HDMI 时钟信号的信号完整性仿真 | 第40-42页 |
| ·HDMI 数据信号的信号完整性仿真 | 第42-44页 |
| ·DDC 总线信号的信号完整性仿真 | 第44-45页 |
| ·TMDS 差分数据及时钟信号的信号完整性仿真 | 第45-48页 |
| ·MHL 电路的信号完整性后仿真与分析实例 | 第48-55页 |
| ·HDMI 时钟信号的信号完整性后仿真 | 第49-50页 |
| ·HDMI 数据信号的信号完整性后仿真 | 第50-52页 |
| ·TMDS 差分数据及时钟信号的信号完整性仿真 | 第52-55页 |
| ·板级多激励源串扰仿真与分析优化 | 第55-59页 |
| ·HDMI 三组数据信号线间串扰仿真 | 第55-57页 |
| ·整板级多激励源串扰仿真 | 第57-59页 |
| ·本章小结 | 第59-61页 |
| 第六章 高速眼图对信号完整性的验证 | 第61-67页 |
| ·眼图的形成原理及模型 | 第61-62页 |
| ·USB 眼图模板 | 第62-63页 |
| ·眼图测试环境简介 | 第63-65页 |
| ·眼图测试结果分析与鉴定 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第七章 总结与展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-74页 |