| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·课题的背景及其研究意义 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·发展趋势 | 第12-13页 |
| ·本论文的结构安排 | 第13-15页 |
| 第二章 Flash的工作原理和故障模型 | 第15-26页 |
| ·Flash存储器的结构及工作原理 | 第15-20页 |
| ·Flash存储器的工作原理 | 第15-16页 |
| ·Flash存储器阵列结构 | 第16-18页 |
| ·Flash存储器架构 | 第18-20页 |
| ·存储器固有故障 | 第20-24页 |
| ·固定故障 | 第20-21页 |
| ·转换故障 | 第21页 |
| ·桥接故障 | 第21-22页 |
| ·耦合故障 | 第22-24页 |
| ·寻址故障 | 第24页 |
| ·Flash存储器特有故障 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 存储器测试算法研究 | 第26-34页 |
| ·存储器测试算法概述 | 第26-27页 |
| ·存储器测试算法基本原理 | 第26页 |
| ·存储器测试算法评价指标 | 第26-27页 |
| ·存储器测试算法分析 | 第27-32页 |
| ·MSCAN (Memory Scan)算法 | 第27页 |
| ·Gallop(Galloping Pattern) 算法 | 第27-29页 |
| ·Checkboard算法 | 第29-30页 |
| ·March及其衍生算法 | 第30-32页 |
| ·本章小结 | 第32-34页 |
| 第四章 Flash内建自测试电路设计 | 第34-48页 |
| ·FlashIP介绍 | 第34-36页 |
| ·内建自测试（BIST）方案 | 第36-39页 |
| ·并行接口测试方案 | 第36-37页 |
| ·半并行接口测试方案 | 第37-38页 |
| ·串行接口测试方案 | 第38-39页 |
| ·内建自测试（BIST）电路设计 | 第39-47页 |
| ·电路整体描述 | 第39-41页 |
| ·电路工作模式 | 第41-47页 |
| ·本章小结 | 第47-48页 |
| 第五章 Flash内建自测试电路仿真及验证 | 第48-57页 |
| ·自测试模式仿真 | 第48-56页 |
| ·读（Read）、写（Program） | 第48-50页 |
| ·按区擦除（SectorErase） | 第50-51页 |
| ·按块擦除（BlockEase） | 第51页 |
| ·Checkboad 测试 | 第51-54页 |
| ·March-FT测试 | 第54-56页 |
| ·串行接口测试模式仿真 | 第56页 |
| ·Flash正常工作模式 | 第56页 |
| ·本章小结 | 第56-57页 |
| 第六章 结论 | 第57-58页 |
| 致谢 | 第58-59页 |
| 参考文献 | 第59-61页 |
| 攻硕期间取得的研究成果 | 第61-62页 |